ESCUELA POLITCNICA DEL EJRCITO EXTENSIN LATACUNGA. DEBERES DE CIRCUITOS DIGITALES.

Los deberes debern ser presentados a tres das hbiles antes del examen, en formato digital las simulaciones en proteus, y el desarrollo de los diseos en Word. El formato digital deber tener la siguiente configuracin: Directorio Raz: Nombre y Apellido del estudiante. Archivo en proteus: Ejercicio_# Archivo en Word: Ejercicio_# El trabajo se entrega en un CD con Caratula que identifique la Carrera, La asignatura: Circuitos Digitales, Tema: Deberes, Periodo Febrero Julio 2013, Nivel: Entregar el CD en una Caja, igualmente con caratula, en un solo CD se agrupara todos los trabajos. 1. Disear un decodificador numrico BCD a 7 Segmentos mediante la utilizacin de Compuertas, El mtodo de simplificacin debe ser por mapas de Karnaugh. Num. 0 1 2 3 4 5 6 7 8 9 a 0 1 0 0 1 0 0 0 0 0 x x x x x x b 0 0 0 0 0 1 1 0 0 0 x x x x x x c 0 0 1 0 0 0 0 0 0 0 x x x x x x d 0 1 0 0 1 0 0 1 0 0 x x x x x x e 0 1 0 1 1 1 0 1 0 1 x x x x x x f 0 1 1 1 0 0 0 1 0 0 x x x x x x g 1 1 0 0 0 0 0 0 0 0 x x x x x x

a) =

AB 00 CD 00 01 11 10 0 1 0 0 1 0 0 1 x x x x 0 0 X X 01 11 10

a)

AB 00 CD 00 01 11 10 0 0 0 0 0 1 0 1 x x x x 0 0 X X 01 11 10

b)

AB 00 CD 00 01 11 10 0 0 0 1 01 11 10 0 0 0 0 X X X X 0 0 X X

c)

AB 00 CD 00 01 11 0 1 0 1 0 1 X X X 0 0 X 01 11 10

10

d)

AB 00 CD 00 01 11 10 0 1 1 0 01 11 10 1 1 1 0 x X X X 0 1 X X

e)

AB 00 CD 00 01 11 10 0 1 1 1 0 0 1 0 x X X X 0 0 X X 01 11 10

f)

AB 00 CD 00 01 11 10 1 1 0 0

01 11 10 0 0 0 0 X X X X 0 0 X X

2. Realizar las conexiones necesarias para obtener un sumador de 2 nmeros a 4 bits cada uno, utilizando circuitos integrados 74LS83, 74LS85, que sean necesarios y visualizar la respuesta en dos display de 7 segmentos. 3. Disear un decodificador a 16 segmentos, que me permita visualizar en un display, una a una las letras de su primer nombre, aplique mapas de Karnaugh para la simplificacin de funciones.

A1=vcc A B 0 1

0 1 1

1 1 1

A2=vcc A B 0 1

0 1 1

1 1 1

B=GND A B 0 1 C=GND A B 0 1 D1= A B 0 1 D2= A B 0 1 E=vcc A B 0 1

0 0 0

1 0 0

0 0 0

1 0 0

0 0 1

1 0 0

0 1 1

1 0 0

0 1 1

1 1 1

F=A+B A B 0 1

0 0 1

1 1 1

G1=A+B A B 0 1

0 0 1

1 1 1

G2=A+B

0 0 0 1 1 H=GND=J=K=M A B 0 1 I= A B 0 1 L= A B 0 1

A B

1 1 1

0 0 0

1 0 0

0 0 0

1 0 0

0 0 0

1 0 0

4. Un sistema automtico de riego funcionar si se cumplen las siguientes condiciones: Que el depsito de agua que alimenta el circuito de riego no est vaco, que no est lloviendo en ese momento y que haya oscurecido lo suficiente para reducir la evaporacin del agua de riego. Para inyectar agua en la tubera de riego se dispone de una electrovlvula (salida) que, si est activada, deja pasar el agua al sistema de riego, bajo el funcionamiento de varios sensores.

Un interruptor de boya flotante en el depsito: A = 1 si queda agua, A = 0 no queda agua. Un sensor de humedad para detectar la lluvia: B = 1 llueve, B = 0 no llueve. Un sensor de luz con LDR: C = 1 es de da, C = 0 es de noche. Construya la tabla de verdad y exprese su funcin lgica mediante la utilizacin de Multiplexores.

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

L 0 0 0 0 1 0 0 0

5. Realizar las conexiones necesarias para realizar un probador de transistores NPN y PNP mediante la utilizacin del LM555. 6. Disear el flip- flop RS, mediante compuertas NAND. Tabla de excitacin R x 0 1 0 S 0 1 0 X

0 0 1 1

0 1 0 1

0 0 0 0 1 1 1 1

R 0 0 1 1 0 0 1 1

S 0 1 0 1 0 1 0 1

Q 0 1 0 X 1 1 0 X

0 0 0 0 1 1 1 1

R 0 0 1 1 0 0 1 1

S 0 1 0 1 0 1 0 1

Q 1 0 1 X 0 0 1 X

F( F( F( F(

) = = )= )= (S+Q)

+ +R + ( ( ,S)=R + ,S)=

7. Realizar un circuito utilizando LM555 que cumpla la siguiente funcin. Encender un led Amarillo por un periodo T, al presionar un pulsador, y durante este periodo T que se encuentra encendido el led amarillo, hacer parpadear un led Rojo cuatro veces. Luego el sistema espera otro pulso. El sistema puede ser reseteado en cualquier momento.

Figura 1: Seal de salida. 8. Para el multiplexor de la figura 2, determine la tabla de verdad, en los siguientes casos: Siendo Z la salida, E habilitacin del integrado, S0 S1 S2, entradas de seleccin, I0 I1 I2 I3 I4 I5 I6 I7 entradas de datos.

Figura 2: Multiplexor 8 a 1 L L H H L H L H L H H L H L L H H H L H L L H L L H L H H L H L H H H L H L H H H L H L H H L H L H L H H L H L H H L H Tabla 1: Tabla de verdad H H H L H L H H H H H H

9. Un sistema electrnico de alarma est constituido por cuatro sensores a, b, c y d. La alarma debe dispararse cuando se activen tres o cuatro sensores. Si se activan slo dos sensores su disparo es indiferente. La alarma nunca debe dispararse si se activa un solo sensor o ninguno. Por ltimo y por razones de seguridad, se deber activar si a = 0, b = 0, c = 0 y d = 1. Disee el circuito de control para esta alarma con el menor nmero posible de compuertas, Utilice mapas de karnaugh para la simplificacin.

A 0 0 0 0 0 0 0 0 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0

C 0 0 1 1 0 0 1 1 0 0 1

D 0 1 0 1 0 1 0 1 0 1 0

S 0 1 0 X 0 X X 1 0 X X

1 1 1 1 1

0 1 1 1 1

1 0 0 1 1
AB CD

1 0 1 0 1 D 00 0 1 x 0 01 0 x 1 x

1 X 1 1 1

11 x 1 1 1

10 0 x 1 x

00 01 11 10

10. El circuito de la figura 3 es un comparador binario de dos nmeros (A y B) de dos bits. Las salidas (S0, S1 y S2) toman el valor lgico de 1 cuando A>B, A<B, A=B, respectivamente. Obtenga las funciones lgicas de cada salida y simplifique por Karnaugh.

Figura 3: Comparador de dos Nmeros. A1 0 0 0 0 0 A0 0 0 0 0 1 B1 0 0 1 1 0 B0 0 1 0 1 0 S0 A>B 0 0 0 0 1 S1 A<B 1 1 1 1 0 S2 A=B 1 0 0 0 0

0 0 0 1 1 1 1 1 1 1 1 S0
A1A0 B1B0

1 1 1 0 0 0 0 1 1 1 1

0 1 1 0 0 1 1 0 0 1 1

1 0 1 0 1 0 1 0 1 0 1

0 0 0 1 1 0 0 1 1 1 0 S1
A1A0

0 1 1 0 0 0 1 0 0 0 0

1 0 0 0 0 1 0 0 0 0 1

00

01 1

11 1 1 1

10 1 1

B1B0

00 1 1 1 1

01 0 0 1 1

11 0 0 0 0

10 0 0 1 0

00 01 11 10

00 01 11 10

S2
A1A0 B1B0

00

01

11 0 0 1 0

10 0 0 0 1

00 01 11 10

1 0 0 1 0 0 0 0