Академический Документы
Профессиональный Документы
Культура Документы
Se observa que la tensin vara de forma discontinua, adoptando nicamente dos valores concretos, un valor bajo cuando el foco est apagado y un valor alto cuando el foco est encendido. Se trata de una seal digital. Hoy en da, con la creciente complejidad de los procesos industriales y de los elementos necesarios para su control, los grandes volmenes de informacin que es necesario tratar, la revolucin de las comunicaciones, etc, se hacen imprescindibles mtodos de control electrnico cada vez ms sofisticados. En este contexto, las seales digitales presentan importantes ventajas frente a las analgicas, como son su mayor inmunidad a las interferencias, mayor simplicidad de tratamiento, economa de circuitos, etc. En electrnica digital se utilizan seales que pueden adoptar nicamente dos valores bien diferenciados. Por ello, estas seales se denominan seales binarias. Los circuitos digitales estarn compuestos por dispositivos capaces de distinguir y de generar seales binarias; como veremos, los dispositivos electrnicos digitales ms bsicos, y a partir de los cuales estn constituidos todos los dems, se denominan puertas lgicas. 1
Vamos a exponer la LDR a dos situaciones diferentes: a) Colocamos la LDR al aire libre, expuesta a luz natural. Esta luz ir variando a lo largo del da, y tendr variaciones debido, por ejemplo, a la ocultacin temporal del sol por el paso de alguna nube. Si representamos en un grfico la variacin de la tensin en el punto S (con respecto a masa) a lo largo del tiempo, obtendremos una curva similar a la de la figura: VS 6V
Ejemplo: Representar 348 en BCD 348 = 0011 0100 1000 El cdigo BCD que hemos descrito se denomina BCD natural, existen otros cdigos BCD pero que no veremos.
3. EL LGEBRA DE BOOLE.
Como hemos dicho, los circuitos digitales operan con seales binarias, de forma que slo distinguen entre dos valores de tensin: nivel alto y nivel bajo. Los niveles de tensin dependern de la tecnologa utilizada. Por ejemplo, con los dispositivos de tecnologa TTL, el nivel alto es 5 V y 2
el nivel bajo 0 V. Para la codificacin binaria de las seales, al nivel alto se le asigna el 1 y al nivel alto el 0 (aunque puede ser al contrario). Ahora bien, los circuitos digitales deben realizar a menudo operaciones de gran complejidad, de forma que el diseo del circuito no es simple. Es necesaria una herramienta matemtica til para abordar el diseo de estos circuitos. Dicha herramienta es el lgebra de Boole. El lgebra de Boole es aplicable a variables que slo admiten dos valores posibles, que se designan por 0 y 1. Estos smbolos no representan nmeros, sino dos estados diferentes de un dispositivo. Por ejemplo, una lmpara puede estar encendida (1) o apagada (0), un interruptor o un pulsador pueden estar cerrados (1) o abiertos (0).
cerrado (1). Las variables b y c se definen igual que la a. En efecto, podemos observar que la lmpara estar encendida (S = 1) cuando a est cerrado (a = 1) o bien b y c estn cerrados simultneamente (b = 1 y c = 1). Las funciones lgicas se representan mediante las llamadas tablas de verdad, en las cuales se indican los valores que adopta la funcin lgica ante todas y cada una de las combinaciones de valores de las variables independientes. Si tenemos n variables independientes, tendremos 2n combinaciones posibles. La tabla de verdad de la funcin S = a + bc es: a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 S 0 0 0 1 1 1 1 1
La tabla tiene dos partes, las columnas de la izquierda corresponden a las variables independientes o variables de entrada. La columna de la derecha corresponde a la variable dependiente o variable de salida. Cada fila de la tabla representa una combinacin posible de las variables de entrada, y el correspondiente valor que adopta la variable de salida. Con n variables de entrada pueden darse 2n combinaciones diferentes.
Definimos la funcin S como el estado de la lmpara: encendido (1) o apagado (0). La variable a es el estado del interruptor a: abierto (0) o Tecnologa IV. IES Bellavista
Se representa por el signo +. Si tenemos dos variables de entrada a y b, su suma lgica se representa por: S= a+b 3
la suma lgica vale 1 cuando alguna de las variables de entrada vale 1. Para dos variables, su tabla de verdad es: a 0 0 1 1 b 0 1 0 1 S 0 1 1 1
Los circuitos electrnicos que realizan esta operacin lgica se denominan puertas lgicas AND. El smbolo que se emplea depende de la norma empleada: a S=ab Norma ASA b a b S=ab
Norma IEC Los circuitos electrnicos que realizan esta operacin lgica se denominan puertas lgicas OR. El smbolo que se emplea puede ser de dos tipos dependiendo de las normas que se empleen. a b a b S=a+b S=a+b
&
COMPLEMENTACIN O NEGACIN
Norma ASA
Se aplica a una sola variable de entrada. Se representa colocando un guin encima del nombre de la variable. Si sta es a por ejemplo, su complementacin se representa por a (se lee a negada). S=
Norma IEC
PRODUCTO LGICO Se representa por el signo . Si tenemos dos variables de entrada a y b, su producto lgico se representa por: S= ab el producto lgico vale 1 cuando todas las variables de entrada valen 1. Para dos variables, su tabla de verdad es: a 0 0 1 1 b 0 1 0 1 S 0 0 0 1
El contacto a es complementario del a de forma que cuando ste ltimo est abierto el primero est cerrado y viceversa. 4
El circuito electrnico que realiza la operacin lgica de complementacin se denomina inversor o puerta NOT. Los smbolos empleados son: Norma ASA a S=a
Norma IEC
S=a
S= a + b
La tabla de verdad de la funcin NOR es: a 0 0 1 1 b 0 1 0 1 S 1 0 0 0
a +1 =1
a +0=a
a 1 = a a0 =0
a +a =a
a + a =1
a =a
a a =a
a a =0
Propiedad conmutativa: a+b=b+a Propiedad asociativa: (a+b)+c = a+(b+c) (ab)c = a(bc) ab=ba
Norma IEC
Puerta NAND Realiza el producto lgico negado (Funcin NO AND, o abreviadamente funcin NAND). La expresin matemtica para dos variables es:
a +a b =a + b a (a + b) = a b
Teoremas de Morgan
S= a b
La tabla de verdad de la funcin NAND es: a 0 0 1 1 b 0 1 0 1 S 1 1 1 0
Norma IEC
&
Puerta OR EXCLUSIVA Tambin llamada puerta EXOR. Slo existe para dos entradas. Presenta a su salida el valor lgico 1 cuando las variables de entrada presentan valores diferentes, y presenta el valor lgico 0 cuando losl valores de las variables de entrada coinciden. Se representa por: S=ab y equivale a: S = ab+ab La tabla de verdad de la funcin EXOR es: a 0 0 1 1 Sus smbolos son: Norma ASA a b a b S=ab S=ab b 0 1 0 1 S 0 1 1 0
Norma IEC
=1
Norma IEC
=1
Puerta NOR EXCLUSIVA Tambin llamada puerta EXNOR. Slo existe para dos variables. Presenta a su salida el valor lgico 1 cuando los valores de las dos variables de entrada coinciden, y presenta el valor lgico 0 cuando los valores de las variables de entrada son diferentes. Se representa por: S=ab y equivale a: S = ab+ab
4 4 3 2 6 4 3 2 4 3 2 1 4 4
2 2 3 4 1 2 3 4 2 3 4 8 2 2
Existen tambin circuitos de puertas lgicas de tecnologa CMOS, que son de menor consumo que los de tecnologa TTL y se pueden alimentar a una tensin de entre 3 y 18 V. 6
carrera que detectan la planta el edificio en la que se encuentra el ascensor. Resulta evidente que no podrn estar activados al mismo tiempo el final de carrera de la 1 planta y el de la 3. A estos trminos se les llama trminos de indiferencia, y da lo mismo que la salida del circuito lgico sea 0 1, ya que de hecho no se va a dar este caso (evidentemente salvo averas). Estos trminos se representan mediante una x o un guin - en la tabla de verdad, y, como veremos luego, pueden ser bastante interesantes de cara a simplificar el circuito lgico. Ejemplo 2: Sea un sencillo montacargas que se mueve entre dos plantas, que llamaremos baja y alta. Dispone de dos interruptores, s y b para ordenarle que suba o baje respectivamente, que ofrecen un nivel lgico 1 cuando se accionan. Adems dispone de dos finales de carrera, uno en la planta baja, FCb y otro en la planta alta Fca que se activan, dando lugar a un nivel lgico 1, cuando el montacargas se posiciona justamente en su planta respectiva. El circuito ofrecer dos salidas, una, llamada Msque al activarse con un valor lgico 1 har que se ponga en marcha un motor que har que el montacargas suba, y otra, llamada Mb que al activarse con un valor lgico 1 har que el motor gire en sentido contrario y el montacargas baje. Las condiciones de funcionamiento son: Si se activa el interruptor s y el montacargas no est en la planta alta, el montacargas sube. Si se activa el interruptor b y el montacargas no est en la planta baja, el montacargas baja. El montacargas estar parado tanto si no estn activos ni s ni b como si lo estn ambos simultneamente. Tenemos un sistema con cuatro variables de entrada (s, b, FCb, Fca) y dos variables de salida (Ms y Mb), cada una de las cuales tendr su funcin lgica. Con cuatro variables de entrada pueden darse 24 = 16 combinaciones diferentes, pero tendremos en cuenta que, salvo averas, las seales FCb y Fca no pueden estar activas simultneamen-
Trminos de indiferencia
Hasta ahora hemos supuesto que cada combinacin de entradas a un circuito lgico ha de dar una salida o bien 0 o bien 1. Sin embargo, a veces sucede que algunas de dichas combinaciones de entrada no podrn darse fsicamente debido a las caractersticas del sistema que se pretende controlar con el circuito lgico. Pensemos, por ejemplo, en el circuito para controlar el movimiento de un ascensor, y que algunas de las variables de entrada son finales de Tecnologa IV. IES Bellavista
te, por lo que la salida en estos casos es indiferente. La tabla de verdad ser: FCb 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 FCa 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 s 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 b 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Ms 0 0 1 0 0 0 0 0 0 0 1 0 x x x x Mb 0 1 0 0 0 1 0 0 0 0 0 0 x x x x
menos espacio y aumentar la fiabilidad del circuito. Normalmente, lo que se hace es intentar obtener una funcin lgica equivalente a la anterior, con el menor nmero de trminos posible y cada trmino con el menor nmero de variables posible. Existen diversos mtodos. Veamos dos de ellos:
a bc
O sea, no altero nada porque yo aada un trmino que ya exista de cara a usarlo en dos simplificaciones. Queda: M1 = a b c + a b c + a b c + a b c + a b c Utilizo que:
a b c + a b c = a b ( c + c) = a b 1 = a b
Igualmente:
a b c + a b c = a c ( b + b) = a c 1 = a c
Me queda por tanto: M1 = a b c + a b + a c Nota: haciendo lo mismo para M2 y M3 sale: M2 = a b c + a b + b c M3 = a b c + a c + b c Ejemplo 2: Vamos a simplificar la funcin lgica correspondiente a Ms del ejemplo 2 anterior: Ms = FCb FCa s b + FCb FCa s b Observamos que las variables:
FCa s b
8
son comunes a los dos trminos, por lo que podemos sacar factor comn; nos queda: Ms = FCa s b (FCb + FCb) Ahora aplico la propiedad de que una variable sumada con su complementaria es igual a 1.
cd
ab
00
01
11
10
00 01 11 10 Es importante establecer correctamente el orden de numeracin de las casillas. Obsrvese que estn numeradas de forma que dos casillas contiguas corresponden a trminos adyacentes, es decir, entre dos casillas contiguas, slo una de las variables cambia de valor. Las relaciones de adyacencia en las tablas de Karnaugh son las siguientes: En la tabla de dos variables son adyacentes las casillas contiguas (un lado comn). En la tabla de tres variables son adyacentes tanto las casillas contiguas como las casillas de la primera y ltima columna (es como si la tabla fuera el desarrollo de un cilindro). En la tabla de cuatro variables son adyacentes, adems de las anteriores, las de la fila superior con las de la fila inferior (siendo de la misma columna). Veamos el procedimiento del mtodo de Karnaugh: 1.- Desde la tabla de verdad, se trasladan a la tabla de Karnaugh los valores que adopta la variable de salida cuya funcin lgica se quiere simplificar. 2.- Agrupamientos de 1. Para que la funcin lgica quede lo ms reducida posible nos conviene realizar el mnimo de agrupamientos de 1 y con el mayor nmero de casillas posible. Procedemos de la siguiente forma: Se toman todos los 1 que no se pueden agrupar con ningn otro. Se forman los grupos de dos 1 que no pueden formar un grupo de cuatro. Se forman los grupos de cuatro 1 que no pueden formar un grupo de ocho. 9
(FCb + FCb) = 1
Luego me queda, definitivamente: Ms = FCa s b 1 = FCa s b
a bcd y a bcd a bc y a bc
o bien
Por aplicacin de dicha propiedad, observamos que la suma de dos trminos adyacentes queda reducida a un nico trmino al que le falta la variable cuyo estado difera en ambos trminos originales. As, en los ejemplos anteriores:
a b c d + a b c d = a b (c + c) d = a b d a b c + a b c = a b (c + c) = a b
El fundamento del mtodo de Karnaugh consiste en reducir a un solo trmino grupos de 2, 4, 8, ....trminos adyacentes. Para aplicar el mtodo, a partir de la tabla de verdad se construye otra tabla llamada tabla de karnaugh, cuyo nmero de casillas es el mismo que tiene la tabla de verdad, que como sabemos depende del nmero de variables de entrada que tenga la funcin que se quiere simplificar. As, para n variables tendr 2n casillas. La forma de las tablas para 2, 3 y 4 variables es: b 0 1 a 0 1 ab c 0 1 00 01 11 10
Al hacer los agrupamientos no hay ningn problema en que una casilla pertenezca a ms de un agrupamiento simultneamente. Los agrupamientos conseguidos y los 1 aislados sern los trminos que expresarn la funcin lgica en forma irreducible. Podemos observar que agrupando 2n 1 adyacentes, eliminamos n variables en el trmino que representa al agrupamiento. En los 1 aislados no se elimina ninguna variable. La mejor forma de entender el mtodo es aplicarlo sobre algunos ejemplos. Ejemplo 1: Sea el caso ya visto en un ejemplo anterior de los tres motores gobernados por tres finales de carrera, cuya tabla de verdad era: a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 M1 0 0 0 1 1 1 1 0 M2 0 0 1 1 0 1 1 0 M3 0 1 0 1 0 1 1 0
sin embargo, b no coincide. Esto indica que b es la variable que se puede eliminar. Queda: a c Las casillas del agrupamiento de dos 1 de la ltima columna tienen en comn que a = 1 y b = 0; ahora es c la que no coincide, lo que indica que se elimina. Queda: a b En definitiva: M1 = a b c + a b + a c La simplificacin de la funcin del motor M2 es: ab 00 c 0 0 1 0 01 1 1 11 1 0 10 0 1
ab
bc
abc
Como tenemos tres variables de entrada, usamos la tabla de Karnaugh de tres variables. Empezamos con el motor M1: ab 00 c 0 0 1 0 01 0 1 11 1 0 10 1 1
ac
abc
bc
abc
ac
ab
El 1 aislado no permite reducir variables. Se observa que corresponde a los valores a = 0, b = 1 y c = 1. Para expresar este trmino de forma algebraica se asigna estado normal a las variables que valen 1 y estado complementario a las variables que valen 0. Por ello es: a b c Las casillas del agrupamiento de dos 1 de la fila superior tienen en comn que a = 1 y c = 0; Tecnologa IV. IES Bellavista
Obsrvese que hay dos combinaciones de entradas cuya salida es indiferente. Esto es debido a que, por las caractersticas fsicas del sistema que se quiere controlar, las variables a y b no 10
pueden estar activas simultneamente (recordar el ejemplo del montacargas que no puede estar en dos plantas al mismo tiempo). Vamos a simplificar la funcin lgica por el mtodo de Karnaugh. ab 00 c 0 1 1 0 01 1 1 11 x x 10 0 0
cd
ab
00 1 0 0 0
01 1 1 0 1
11 x x x x
10 0 0 0 0 bd bc
00 acd 01 11 10
ac
Hemos tomado las dos casillas de trminos indiferentes como 1 ya que de esta forma puedo formar un agrupamiento de cuatro casillas, que es ms conveniente que uno de dos casillas. Me queda, por tanto: S = a c + b Ejemplo 3: Sea el sistema cuya tabla de verdad se da a continuacin: a 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 b 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 c 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 d 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 1 0 0 0 1 1 1 0 0 0 0 0 x x x x
1 &
Sin embargo, podemos tener en cuenta que segn uno de los teoremas de Morgan
ac = a +c
con lo que queda mucho ms simple usando una puerta NOR. S = (a + c) + b a b c S
Vamos a simplificar por el mtodo de Karnaugh: Tras realizar los agrupamientos que se indican en la tabla de karnaugh siguiente, nos queda: S = acd + bc + bd Tecnologa IV. IES Bellavista 1 11 1
1
& 1
&
1
& &
5K6
b) Si el receptor requiere una tensin elevada o tiene mayor consumo, como pueden ser lmparas de incandescencia, motores, etc, es conveniente conectar la bobina de excitacin de un rel al colector del transistor y que sean los contactos del rel los que activen el receptor.
Vcc V
&
Circuito lgico
5K6
12
ACTIVIDADES
A.1. Transformar los siguientes nmeros dados en cdigo binario natural a sistema decimal. a) 1100110 b) 010001 c) 1101 d) 1001101 A.2. Transformar los siguientes nmeros decimales a cdigo binario natural. a) 125 b) 121 c) 88 d) 33 e) 63 f) 65 g) 110 A.3. Expresar los siguientes nmeros decimales en cdigo BCD. a) 312 b) 401 c) 290 d) 1029 e) 17 f) 82 a B.5. a b L1 B.4. a b L c d
A.4. Expresar los siguientes nmeros en cdigo BCD en sistema decimal. a) 1000 0110 0001 b) 0011 1001 c) 0110 0101 B. Elaborar la tabla de verdad y la funcin lgica de los siguientes circuitos. B.1. a b L c
a L2 b
C. Elaborar la tabla de verdad correspondiente a las siguientes funciones lgicas. C.1 B.2. a b L a b C.2 C.3 C.4 C.5 S1 = a + b S2 = a b + c S3 = a + bc c S4 = (a b + c) ( d + c) S5 = [(a + 1) b ] + c
B.3. a b c d L
D. Elaborar un esquema elctrico a base de pulsadores y lmparas que se corresponda con cada una de las funciones lgicas siguientes D.1 D.2 D.3 D.4 L1 = (a + b) c L2 = a b + c L3 = [(a + 1) b ] + c L4 = (a b + c) (d + c)
E.1. Elaborar la tabla de verdad del sistema de control de un motor controlado por tres pulsado-
13
res a, b y c que cumpla las siguientes condiciones de funcionamiento: Si se pulsan los tres pulsadores el motor se activa. Si se pulsan dos pulsadores cualesquiera, el motor se activa pero adems se enciende una lmpara indicadora de peligro. Si slo se pulsa un pulsador cualquiera, el motor no se activa, pero s se enciende la lmpara indicadora de peligro. Si no se pulsa ningn pulsador, ni el motor ni la lmpara se activan. E.2. Elaborar la tabla de verdad de un circuito constituido por tres pulsadores, a, b y c, y una lmpara L que se encienda bien cuando se pulsan los tres pulsadores a la vez, o bien cuando se pulse uno solo de ellos. E.3. Elaborar la tabla de verdad de un circuito constituido por cuatro pulsadores, a, b, c y d, y dos lmparas L1 y L2, que cumpla las siguientes condiciones de funcionamiento: L1 se encender si se pulsan tres pulsadores cualesquiera. L2 se encender si se pulsan los cuatro pulsadores. Si se pulsa un solo pulsador, sea el que sea, se encendern tanto L1 como L2 E.4. Elaborar la tabla de verdad de un sistema de alarma est constituido por cuatro detectores denominados a, b, c y d. el sistema debe activarse cuando se activen tres o cuatro detectores. Si slo se activan dos detectores, es indiferente que la alarma se active o no: Por ltimo, la alarma nunca debe activarse si se dispara uno o ningn detector. Por razones de seguridad, el sistema debe activarse si a = 0, b = 0, c = 0 y d = 1. F. Para cada una de las siguientes tablas de verdad, se pide: a) Hallar una funcin lgica que se corresponda con ella. b) Simplificar la funcin utilizando el mtodo algebraico. c) Simplificar la funcin utilizando el mtodo de Karnaugh. Tecnologa IV. IES Bellavista
F.1
a 0 0 0 0 1 1 1 1
b 0 0 1 1 0 0 1 1
c 0 1 0 1 0 1 0 1
S1 0 0 0 1 0 1 1 1
F.2
a 0 0 0 0 1 1 1 1 a 0 0 0 0 1 1 1 1 a 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 b 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
b 0 0 1 1 0 0 1 1 b 0 0 1 1 0 0 1 1 c 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
c 0 1 0 1 0 1 0 1 c 0 1 0 1 0 1 0 1 d 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
S2 1 1 0 0 1 1 0 0 S3 0 0 1 1 1 1 1 1 S4 0 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 14
F.3
F.4
F.5
a 0 0 0 0 1 1 1 1
b 0 0 1 1 0 0 1 1
c 0 1 0 1 0 1 0 1
S3 1 1 0 x 0 1 x 1
H.2
a b c
1 1
& 1 S2
H.3
a b c & & 1 S3
F.6
a 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
b 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
c 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
d 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
S4 0 1 0 x 0 x x 1 0 x x 1 x 1 1 1
&
I.1. Una habitacin con dos puertas est protegida por un sistema de alarma que recibe tres seales, una de cada puerta que se activan cuando stas se abren, que llamaremos b y c y una seal, que llamaremos a, que se activa cuando ponemos la alarma en estado de alerta. Elaborar la tabla de verdad, disear la funcin lgica e implementar el circuito con puertas lgicas. I.2. El motor M del limpiaparabrisas de un coche se pone en marcha cuando est cerrada la llave de contacto C y se cierra el interruptor del limpiaparabrisas L. Sin embargo, al abrir el interruptor L, el motor del limpiaparabrisas sigue funcionando hasta que la escobilla llega a su punto de reposo (para que no se quede en mitad del parabrisas), lo que es detectado por el accionamiento de un final de carrera, F. Determinar la tabla de verdad y la funcin lgica del sistema. Dibujar un circuito con elementos de maniobra convencionales y otro con puertas lgicas. I.3. Se quiere un circuito que controle el montacargas de la figura y que accione el dispositivo de descarga. El orden de funcionamiento es: Cuando se introduce la carga por la entrada (lo cual es detectado por el sensor A, que est colocado sobre la plataforma), el montacargas comienza a subir (se activa un rel Ms que conecta un motor que hace que el montacargas suba) hasta que se acciona el final de carrera C; a continuacin se acciona el descargador (se activa un rel Di que hace desplazarse el descargador hacia la izquierda) y la carga sale por la salida. Seguidamente, el mbolo se retira hacia la dere15
G. Representar circuitos con puertas lgicas para cada una de las funciones lgicas siguientes: G.1 G.2 G.3 G.4 G.5 S1 = a + b S2 = a b + c S3 = a + bc c S4 = (a b + c) ( d + c) S5 = [(a + 1) b ] + c
H. Determinar la funcin lgica de los siguientes circuitos y simplifcala cuanto puedas. H.1 a b c d & 1 1
S1
cha y el montacargas empieza a bajar (se activa un rel Mb que conecta un motor que hace que el montacargas baje) hasta accionar el final de carrera B. Vamos a resolver el problema en dos versiones diferentes: a) Consideramos que el descargador es una especie de mbolo que se desplaza hacia la izquierda al ser activado el rel Di y que retrocede solo al ser desactivado Di, por efecto de un resorte. En esta versin slo se usan los sensores A, B y C b) Consideramos que el descargador es movido por un motor en ambos sentidos. El motor desplaza el mbolo hacia la izquierda cuando se activa el rel Di y desplaza el mbolo hacia la derecha cuando se activa el rel Dd. Nota: Considerar que los sensores A, B, C y D dan un valor lgico 1 cuando detectan presencia bien de carga (en el caso del A), bien de la plataforma del montacargas (caso de B y C) o bien de la pala del descargador (caso de D). Sensor D Descargador
SALIDA Sensor C
16