Вы находитесь на странице: 1из 11

Avaliao Final de Eletrnica Digital Prof.

Aluno:
Caro Aluno,

NOTA

Data: N Srie:

Antes de iniciar a prova faa uma leitura geral do texto. Caso tenha alguma dvida, esclarea com seu professor somente nos 15 minutos iniciais da prova. No permitido o uso de objetos que auxilie os clculos. Use caneta esferogrfica azul ou preta. Respostas a lpis no sero consideradas. O prazo para reviso da correo da prova de 48 h aps o recebimento do documento corrigido. Procure a Secretaria, com a prova em mos e preencha o requerimento para a reviso. Lembre-se: no permitido colar. Mantenha a calma e boa prova!
1. Projete um contador sncrono que tenha a seguinte seqncia: 0000, 0010, 0100, 0110, 1000, 1010 e repete.

2.
3. 4. 5.

Projete um contador sncrono que tenha a seguinte seqncia: 000 at 111.


Use flip-flops J-K e quaisquer outros dispositivos lgicos necessrios para construir um contador assncrono mdulo 24 crescente. Use flip-flop J-K e quaisquer outros dispositivos lgicos para construir um contador assncrono mdulo 60. Use o procedimento para projeto do contador assncrono. Apresente entradas de controle para as funes de RESET e STOP. Projete um contador sncrono que tenha a seguinte seqncia: 0000 at 1001.

6.

Um FF D gatilhado pode ser colocado em operao no modo comutado atravs das conexes mostradas na figura abaixo. Assuma Q = 0 inicialmente, e determine a forma de onda de Q. Sincronizar a forma de onda da sada com o clock.

7.

O circuito da figura pode ser usado para gerar dois sinais de clock, no-sobrepostos e na freqncia. Tais sinais so utilizados em algum tipo de processador que necessite de quatro transies para sincronizar suas operaes. Obtenha a forma de onda dos sinais CP1 e CP2, em resposta a uma entrada de clock de 1 MHZ de freqncia. Observao, sincronizar os sinais CP1 e CP2 com o clock.

8. 9.

Projete um contador sncrono que tenha a seguinte seqncia: 000 at 111.(2,5). Use flip-flops J-K e quaisquer outros dispositivos lgicos necessrios para construir um contador assncrono mdulo 12 crescente.

10. Faa o projeto de um contador de Ripples com mdulo 8 decrescente usando flip-flops tipo JK gatilhveis nas subidas.
11. Usando 2 Flip-Flops tipo JK, projete um contador sncrono que siga a seguinte seqncia: (00) -> (11) -> (01) -> (10) -> (11).

12. Considere um flip-flop JK, CLK ativo por flanco negativo e as formas de onda representadas no seguinte diagrama temporal, para as entradas relevantes do flip-flop. A sada Q encontra-se inicialmente a 0. Complete o diagrama temporal.

13.

Projete um circuito usando Flipflops tipo D que conte na segunte seqncia: (000) -> (101) -> (110) -> (001) -> (011) -> (000) ... Considera-se que os estados (010), (100) e (111) nunca acontecem. Os estados mostram o valor das sadas (Q2, Q1, Q0). Considere o circuito apresentado na figura utilizando flip-flops sensveis ao flanco ascendente de relgio. Complete o diagrama temporal:

14.

CLK X

D X CLK

Q0 Q1

Q0

Q1

Q2

Q2

Figure 4: Circuito com flip-flops tipo D

15. No seguinte circuito, quando X=0 qual o estado (ordem Q1Q0) que se segue ao 00?

16. Projete um contador sncrono de modulo 5 com a seguinte contagem:

17. Projetar um contador que execute a seguinte contagem (Cdigo Gray): 000 001 011 010 110 111 101 100 000 e repete. 18. Um contador possui a seguinte seqncia de contagem: 000 001 011 111 110 100 000 e repete. Projetar esse contador.

19. Verifique a forma de onda da sada Q do flip-flop do circuito abaixo:

20. O circuito abaixo mostra um bloco que contm um flip-flop cujas entradas A e B possuem as formas de onda mostradas na figura abaixo. Determine as formas de onda da sada Q sabendo que o flip-flop : a) Um FF J-K com transio positiva de clock; b) Um FF D com transio positiva de clock. A entrada A corresponde entrada D do FF e a entrada B no est conectada.

21. Considere o circuito abaixo, monte sua tabela verdade:

22. Considere o circuito seqencial representado na figura. Qual o estado que se segue ao estado 01 (Q0=0; Q1=1) quando E=1?

23. Projete um contador sncrono que execute a seguinte seqncia: 00, 01, 10, 00, ... (0, 1, 2, 0, ...). Faa o projeto, primeiramente use flip-flop JK e depois com flip-flop tipo D. 24. Considere o seguinte circuito: Monte sua tabela verdade para mostrar que este latch funciona como um latch do tipo D e complete o diagrama temporal mostrado abaixo:

25. Considere o seguinte circuito:

Tendo em conta que ambos os flip-flops se encontram inicialmente no estado 0, elabore um diagrama temporal que mostre a evoluo das sadas Q0 e Q1 ao longo de 5 ciclos do sinal de relgio CLK.

Considerando o circuito da figura a seguir, preencha a tabela com a sequncia de estados pelos quais este circuito passa:

Ciclo Q2 Q1 Q0 0 1 2 3 4 5
26. As formas de onda da figura abaixo so aplicadas nas entradas de latch construdo com portas NAND. Assuma inicialmente Q = 0, e a partir da determine a forma de onda de Q e Q.

0 0 0

Q _ Q

27. Desenhe um latch RS disparvel e apresente sua tabela-verdade. 28. Desenhe um latch RS disparvel com portas NAND e apresente sua tabela-verdade. 29. Desenhe um latch D transparente com portas NAND e monte sua tabela-verdade. 30. Determine a forma de onda da sada Q do FF da figura abaixo, assuma Q inicialmente zero.

31. Um FF D muitas vezes usado para retardar um sinal digital, de forma que a informao contida neste sinal s aparea na sada aps decorrido um certo intervalo de tempo do instante em que tal sinal foi aplicado entrada D. Determine a forma de sada do FF da figura abaixo.

32. Determine a forma de onda da sada Q do FF da figura abaixo, assuma Q inicialmente em zero e lembre-se de que as entradas assncronas prevalecem em relao s demais.(0,5).

33. Suponha que as formas de onda da figura abaixo esto conectadas ao circuito. Considere que inicialmente Q = 0, determine a forma de onda de Q.

34. Determine a forma de onda da sada Q do FF da figura abaixo, assuma Q inicialmente zero.

35. Desenhe o diagrama lgico para um flip-flop mestre escravo D disparado por borda positiva com entradas CLR e PR ativas-baixas. Use portas NAND.

36. Desenhe um flip-flop JK usando portas NAND, explique seu funcionamento e apresente a sua tabela-verdade. 37. Dado o flip flop da figura abaixo, desenhe a forma de onda da sada /Q , a partir das formas de onda mostradas.

38. Desenhar a sada Q para um flip flop SR disparvel por transio positiva , construdo com portas NAND, a partir das formas de onda mostradas na figura abaixo, adote inicialmente Q = 0.

39. Assuma que D mantido ALTO e Q inicialmente BAIXO. Determine a forma de onda da sada Q, quando as formas de onda relativas aos sinais so aplicadas ao flip-flop da figura abaixo.

40. [2009] Para responder s questes 1 e 2 seguintes, considere o CIRCUITO, abaixo, onde FF a sigla de Flip-Flop. Nesse circuito, a entrada CLK de FF1 recebe um trem de pulsos de freqncia 40 kHz, as entradas J e K de todos os Flip-Flops esto ligadas ao nvel lgico 1, a sada a seqncia binria QFF4QFF3QFF2QFF1 e, no seu estado inicial, representa o nmero Hexadecimal 0h .

41. [2009] A freqncia do sinal na sada 1Q de FF3 (QFF3) : a) 5 kHz b) 10 kHz c) 20 kHz d) 40 kHz e) 160 kHz

42. [2009] A partir do estado inicial, aps a entrada CLK de FF1 receber 17 pulsos, o nmero hexadecimal representado pela seqncia binria QFF4QFF3QFF2QFF1 :

a) 3h b) 4h c) 2h d) Ch e) Dh 43. O circuito corresponde a um contador de Mdulo: a) 16 b) 15 c) 14 d) 13 e) 12


44. [2009] Projete um circuito usando Flipflops tipo JK que conte na segunte seqncia: (000) -> (100) -> (110) -> (001) -> (011) -> (000) ... Considera-se que os estados (010), (101) e (111) nunca acontecem. Os estados mostram o valor das sadas (Q2, Q1, Q0).

45. [2009] Determine a seqncia CORRETA de contagem do contador sncrono abaixo. Considere, inicialmente, todas as sadas em nvel baixo.

46. [1,0 ponto] Projete um circuito usando Flipflops tipo JK que conte na segunte seqncia: (000) -> (101) -> (110) -> (001) -> (011) -> (000) ... Considera-se que os estados (100) e (111) nunca acontecem. Os estados mostram o valor das sadas (Q2, Q1, Q0).

47. [1,0 ponto] Implemente a seqncia: 3, 7, 1, 0 , 2, 4, 5 e 6. (com representaes em binrio) utilizando circuitos contadores sncronos com flip-flops tipo D gatilhveis nas descidas do sinal de clock.

48.

[2009] O diagrama da figura a seguir representa:

a) Um divisor de freqncias. b) Um circuito somador de 4 bits. c) Um registrador de deslocamento. d) Um contador binrio sncrono crescente. e) Um contador binrio assncrono crescente
49. Quais seriam as formas de onda da sada do registrador de deslocamento da figura abaixo se o nmero 9 fosse deslocado para dentro do registrador.

50. Um registrador de deslocamento de trs bits conectado como mostra a figura abaixo. Aps quantos pulsos de clock, o contedo do registrador retorna a 000? Considere a sada inicial Q AQBQC = 000. Faa a tabela Verdade mostrando a sada Q a cada pulso do clock.

51. [2,0 pontos] Projete um contador sncrono que execute a seguinte seqncia: 00, 01, 10, 00, ... (0, 1, 2, 0, ...). Faa o projeto, primeiramente use flip-flop JK e depois com flip-flop tipo D. 52. [1,0 ponto] Considere o seguinte circuito:

a)

Complete a seguinte tabela, supondo que s entradas A, B e C apresentada a sequncia de em conta que podem existir situaes que no consegue prever teoricamente.

valores lgicos, tenha

b)

A este circuito corresponde um dos latches estudados. Qual?

53. [1,0 ponto] Projete um circuito usando Flipflops tipo D que conte na segunte seqncia: (000) -> (101) -> (110) -> (001) -> (011) -> (000) ... Considera-se que os estados (010), (100) e (111) nunca acontecem. Os estados mostram o valor das sadas (Q2, Q1, Q0). 54. [1,0 ponto] Projete um contador binrio irregular que siga a seqncia 1-2-5-7-1-. Utilize flip-flops J-K. 55. [1,0 ponto] Com Flip-Flops JK, projete um contador de Mdulo 6 cuja seqncia de estados seja a seguinte: 0 0 1 - 0 0 0 - 1 0 0 - 1 1 0 - 1 0 1 - 0 1 1 Incio. 56. [3,0 pontos] Desenvolva o projeto de um contador sncrono que usa a seqncia indicada utilizando flip-flops de tipo: FF-D com seqncia 0-1-3-5-8-9-11-12-15-0. 57. [2,0 pontos] Considere a seguinte figura:

a) b)

Determine a seqncia lgica em EP2, EP1 e EP0, partindo da situao EP2=EP1=EP0=0. Apresente um circuito seqencial baseado em flip-flops D e circuitos SSI,que realize a seqncia que determinou na alnea anterior e que passe ao estado inicial EP2=EP1=EP0=0 sempre que entre num estado que no faa parte da referida seqncia.

58. Traar as formas de onda para as sadas do flip-flop que segue, a partir das formas de onda fornecidas.

59. [2,0 pontos] Complete a forma de onda, a seguir, de um flipflop mestre escravo disparado por borda negativa. Inicializar com Q = 0.

Clock J K Q Q

60. [1,0 ponto] Considerando que as sadas Q1 e Q0 do contador apresentado esto em RESET, determine a sua seqncia de estados ilustrando com o respectivo diagrama temporal.

61. Considere o seguinte contador:

Descreva a seqncia de estados por ele efetuada desde que parte do estado Q2Q1Q0 = 011 at completar um ciclo. Para o efeito recorra a um diagrama temporal no qual, como bvio, devem aparecer as variveis CLOCK, Q2, Q1 e Q0.

Вам также может понравиться