1

Faculdade de Ci encia e Tecnologia Engenharia de El etrica Disciplina: Eletr onica Digital Professor: Vitor Le ao Filardi

Apostila de Eletr onica Digital

Sum ario
1 Primeira Unidade 1.1 Sistema de Numera ca o . . . . . 1.1.1 Polin omio Geral . . . . 1.1.2 N umeros Reais . . . . . 1.1.3 Exerc cios de Fixa ca o . 1.2 Portas L ogicas - Deni ca o . . . 1.2.1 Tipos de portas l ogicas 1.2.2 Tipos de Portas L ogicas 1.2.3 Teoremas . . . . . . . . 1.2.4 Exerc cios: . . . . . . . . 1.3 Exerc cios de Fixa ca o: . . . . . 7 7 7 7 8 10 10 10 17 18 19 21 21 21 22 23 24 24 25 25 26 26 27 28 28 29 30 33 33 33 34 34 35 35 36 39 39 40 40 40 41 42 43

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

2 Segunda Unidade 2.1 Sistemas Digitais . . . . . . . . . . . . . . . . . . . . . 2.1.1 Flip-Flop-SR . . . . . . . . . . . . . . . . . . . 2.1.2 Flip-Flop SR controlado por um pulso de Clock 2.1.3 Flip-Flop JK . . . . . . . . . . . . . . . . . . . 2.1.4 Flip-Flop JK com entradas Preset e Clear . . . 2.1.5 Flip-Flop JK Master-Slave (Mestre-Escravo) . 2.1.6 Flip-Flop T . . . . . . . . . . . . . . . . . . . . 2.1.7 Flip-Flop D . . . . . . . . . . . . . . . . . . . . 2.2 Registradores de Deslocamento . . . . . . . . . . . . . 2.2.1 Conversor S erie-Paralelo . . . . . . . . . . . . . 2.2.2 Conversor Paralelo - S erie . . . . . . . . . . . . 2.3 Contadores . . . . . . . . . . . . . . . . . . . . . . . . 2.3.1 Contadores Ass ncronos . . . . . . . . . . . . . 2.3.2 Contadores S ncronos . . . . . . . . . . . . . . 2.4 Sistema de Projetos de Subsistemas Seq uenciais . . . . 3 Terceira Unidade 3.1 Conversores A/D e D/A . . . 3.1.1 Introdu ca o . . . . . . 3.1.2 Quantiza ca o . . . . . . 3.1.3 Taxa de Amostragem 3.1.4 Linearidade . . . . . . 3.2 Desenvolvimento . . . . . . . 3.2.1 Aplica ca o . . . . . . . 3.3 Multiplexadores . . . . . . . . 3.4 Demultiplexadores . . . . . . 3.5 Circuitos Aritm eticos . . . . . 3.5.1 Meio Somador . . . . 3.5.2 Somador Completo . . 3.5.3 Meio Subtrator . . . . 3.5.4 Subtrator Completo . 3.6 Mem orias . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . 3

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

4 3.6.1 Classica ca o das Mem orias . Terminologia . . . . . . . . . . . . . Princ pios de Opera ca o da Mem oria 3.8.1 Entradas de Endere co . . . . 3.8.2 A Entrada R/W . . . . . . . 3.8.3 Habilita ca o da Mem oria . . . 3.8.4 Exerc cios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

SUMARIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 45 48 48 49 49 49

3.7 3.8

Refer encias Bibliogr acas

IDOETA, I. V.; CAPUANO, F. G. Elementos de Eletr onica Digital. [S.l.]: Editora Erica, 1984. IDOETA, I. V.; CAPUANO, F. G. Sistemas Digitais-Princ pios e Aplicacoes. [S.l.]: Editora Erica, 1984.

Cap tulo 1

Primeira Unidade

1.1

Sistema de Numera c ao

0 1 2 3 4 5 6 7 8 9 Decimal 2003 2000 + 000 + 00 + 3 2 103 + 0 102 + 0 101 + 3 100 abc= a 102 + b 101 + c 100

1.1.1

Polin omio Geral

(n)b = ni bi + ni1 bi1 + ni2 bi2 + ... + n1 b1 + n0 b0 Convers ao de Bin aria (0,1) para Decimal utilizando o Polin omio Geral (101101)2 = 1 25 + 0 24 + 1 23 + 1 22 + 0 21 + 1 20 =32+0+8+4+0+1 =(45)10 Por divis oes sucessivas encontre os seguintes valores abaixo, lembrando que o restos devem ser sempre menores que a base em quest ao e a montagem dos n umeros seguem de baixo para cima. Exerc cios: (46)10 = (?)2 (309)10 = (?)2 (9450)10 = (?)9 (123)10 = (?)2 (1010111)2 = (?)5 (1101011)2 = (?)4 (4305)10 = (?)2 (210011)3 = (?)5 (452)8 = (?)2 (146)10 = (?)2 (376)10 = (?)7 (13215)6 = (?)5

1.1.2

N umeros Reais

(123, 456)10 = 1 102 + 2 101 + 3 100 + 4 21 + 5 102 + 6 103 (123, 45)10 = (?)2 1a Etapa: 123/2=1111011 2a Etapa:

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

0, 45 2 = 0, 90 0, 90 2 = 1, 80 0, 80 2 = 1, 60 0, 60 2 = 1, 20 0, 20 2 = 0, 40 0, 80 2 = 1, 60 (1111011, 011100)2 Ex: (101101, 11101)2 = (?)10 = 45, 90625

Opera co es:
Adi ca o:

1 (121)10 +(39)10 (160)10

1111 (1011011)2 +(11110)2 (111001)2 111 (1011011)2 -(11110)2 (111001)2

2 (1232)5 +(32)5 (1444)5 2 (1232)5 -(32)5 (1200)5

Subtra ca o:

(121)10 -(39)10 (82)10

1.1.3

Exerc cios de Fixa c ao

b)(156, 23)10 =(?)2 e)(1001110011)2 =(?)10 h)(1111, 111)2 =(?)10 l)(110011, 1100)2 =(?)10 anterior) c)(305, 34)10 =(?)2 f)(101101, 1011)2 =(?)10 i)(4305, 009)10 =(?)2 m)(10110011, 11)2 =(?)10

a)(10346)10 =(?)2 d)(786, 46)10 =(?)2 g)(1010, 100)2 =(?)10 j)(200, 002)10 =(?)2 Somas: (da quest ao a)(g + h)2 =(?)2 b)(e + f )10 =(?)10 c)(l + m)2 =(?)2 d)(i + j )10 =(?)10 e)(a + b)2 =(?)2 f)(c + d)10 =(?)10

Subtra co es:(da quest ao anterior) a)(a-b)=(?)2 b)(c-d)=(?)2 c)(e-f)=(?)2

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

Tabela de Convers oes de Unidades

Decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Exerc cios: (46)4 =(?)2 (307)8 =(?)2 (9450)16 =(?)2 (A51F )16 =(?)8 (9450)16 =(?)4 (1023)4 =(?)16 (309)8 =(?)4 (123)4 = (?)2 (4531)8 = (?)2 (1AF DC )16 = (?)2 (DBA4)16 = (?)8 (E 21A)16 = (?)4 (765432)8 = (?)16 (74777)8 = (?)4 (4305)4 = (?)2 (1074)8 = (?)2 (F EDCBA)16 = (?)2 (2100, 11)16 = (?)8 (E 94, 50)16 = (?)4 (65, 42)8 = (?)16 (76, 72)8 = (?)4 (146)4 = (?)2 (5076)8 = (?)2 (DB 452)16 = (?)2 (376, 8)16 = (?)8 (B 45, F )16 = (?)4 (45, 7)8 = (?)16 (37, 6)8 = (?)4 Bin ario 0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111 Quarten ario 0 1 2 3 10 11 12 13 20 21 22 23 30 31 32 33 Octal 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 Hexadecimal 0 1 2 3 4 5 6 7 8 9 A B C D E F

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

10

Portas L ogicas
1.2 Portas L ogicas - Deni c ao

As portas l ogicas s ao circuitos eletr onicos destinados a executar as Opera co es L ogicas. Estes circuitos eletr onicos, compostos de transistores, diodos,resistores, etc, s ao encapsulados na forma de Circuito Integrado.Cada circuito integrado pode conter v arias Portas L ogicas, de iguais ou diferentes Fun co es L ogicas. Portas l ogicas de mesma fun ca o podem ter caracter sticas el etricas diferentes, como: corrente de opera ca o, consumo e velocidade de transmiss ao. Os circuitos integrados, ser ao estudados os aspectos referentes somente a ` l ogica. Para a eletr onica digital, os s mbolos 0e 1da a lgebra booleana, s ao n veis de tens ao el etrica, onde 0 Equivale ao n vel de tens ao mais baixo e 1 Equivale ao n vel de tens ao mais alto. Estes n veis l ogicos ser ao os estados l ogicos das vari aveis l ogicas de entrada esa da dos circuitos l ogicos.

1.2.1

Tipos de portas l ogicas

A seguir ser ao apresentados os tipos de portas l ogicas de duas entradas, com s mbolo,fun ca o,tabela verdade e um Circuito Integrado equivalente comercial. Algumas portas l ogicas podem possuir mais de duas entradas e alguns circuitos integrados,podem possuir tipos diferentes de portas l ogicas no mesmo encapsulamento. Conhecida como a lgebra de chaveamento, bin aria, aplica ca o direta na eletr onica digital.

1.2.2

Tipos de Portas L ogicas

Porta OU (OR) Representa ca o Alg ebrica: F = A + B Ler-se: A fun ca o F e equivalente a vari avel Aou B Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 0 1 1 1

Diagrama de Blocos

Mapa de Karnaugh A 0 1 A 1 1

Figura 1.1: Porta OU de 2 entradas.

B B

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

11

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 1 1 1 1 1 Diagrama de Blocos Mapa de Karnaugh A C C Figura 1.2: Porta OU de 3 entradas. 0 1 B 1 1 B 1 1 A 1 1 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

Diagrama de Blocos

Mapa de Karnaugh A C C 0 1 1 1 B 1 1 1 1 B 1 1 1 1 A 1 1 1 1 B D D D

Figura 1.3: Porta OU de 4 entradas.

Porta E (AND) Representa ca o Alg ebrica: F = A * B Ler-se: A fun ca o F e equivalente a vari avel Ae B Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 0 0 0 1

Diagrama de Blocos

Mapa de Karnaugh A 0 0 A 0 1

Figura 1.4: Porta E de 2 entradas.

B B

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

12

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 0 0 0 0 1 Diagrama de Blocos Mapa de Karnaugh A C C Figura 1.5: Porta E de 3 entradas. 0 0 B 0 0 B 0 0 A 0 1 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

Diagrama de Blocos

Mapa de Karnaugh A C C 0 0 0 0 B 0 0 0 0 B 0 0 1 0 A 0 0 0 0 B D D D

Figura 1.6: Porta E de 4 entradas.

Porta Inversora (NOT) Representa ca o Alg ebrica: F = A Ler-se: A fun ca o F e equivalente a vari avel n ao A Tabela Verdade A 0 1 F 1 0 Diagrama de Blocos

Mapa de Karnaugh A 1 A 0

Figura 1.7: Porta Inversora.

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

13

Porta N ao OU (NOR) Representa ca o Alg ebrica: F = A + B Ler-se: A fun ca o F n ao e equivalente a vari avel Aou B Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 1 0 0 0

Diagrama de Blocos

Mapa de Karnaugh A 1 0 A 0 0

Figura 1.8: Porta N ao OU de 2 entradas.

B B

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 0 0 0 0 0 0 0 Diagrama de Blocos Mapa de Karnaugh A C C Figura 1.9: Porta N ao OU de 3 entradas. 1 0 B 0 0 B 0 0 A 0 0 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Diagrama de Blocos

Mapa de Karnaugh A C C 1 0 0 0 B 0 0 0 0 B 0 0 0 0 A 0 0 0 0 B D D D

Figura 1.10: Porta N ao OU de 4 entradas.

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

14

Porta N ao E (NAND) Representa ca o Alg ebrica: F = A B Ler-se: A fun ca o F N ao e equivalente a vari avel Ae B Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 1 1 1 0

Diagrama de Blocos

Mapa de Karnaugh A 1 1 A 1 0

Figura 1.11: Porta N ao E de 2 entradas.

B B

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 1 1 1 1 1 1 0 Diagrama de Blocos Mapa de Karnaugh A C C Figura 1.12: Porta N ao E de 3 entradas. 1 1 B 1 1 B 1 1 A 1 0 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0

Diagrama de Blocos

Mapa de Karnaugh A C C 1 1 1 1 B 1 1 1 1 B 1 1 0 1 A 1 1 1 1 B D D D

Figura 1.13: Porta N ao E de 4 entradas.

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

15

Porta OU Exclusivo (XOR) Representa ca o Alg ebrica: F = (A B )+(A B ) ou A (+) B Ler-se: A fun ca o F e equivalente ou a vari avel Aou B Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 0 1 1 0 Diagrama de Blocos Mapa de Karnaugh A 0 1 A 1 0

Figura 1.14: Porta OU Exclusivo de 2 entradas.

B B

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 0 Diagrama de Blocos Mapa de Karnaugh A Figura 1.15: Porta OU Exclusivo de 3 entradas. C C 0 1 B 1 0 B 0 0 A 1 0 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 0 1 0 0 0 0 0 0 0

Diagrama de Blocos

Mapa de Karnaugh A C 0 1 0 1 B 1 0 0 0 B 0 0 0 0 A 1 0 0 0 B D D D

Figura 1.16: Porta OU Exclusivo de 4 entradas.

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

16

Porta N ao OU Exclusivo (XNOR) Representa ca o Alg ebrica: F = (A + B )*(A + B ) ou A (*) B Ler-se: A fun ca o F n ao e equivalente ou a vari avel Aou B Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 1 0 0 1 Diagrama de Blocos Mapa de Karnaugh A 1 0 A 0 1

Figura 1.17: Porta N ao OU Exclusivo de 2 entradas.

B B

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 0 0 1 0 1 1 1 Diagrama de Blocos Mapa de Karnaugh A Figura 1.18: Porta N ao OU Exclusivo de 3 entradas. C C 1 0 B 0 1 B 1 1 A 0 1 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1

Diagrama de Blocos

Mapa de Karnaugh A C 1 0 1 0 B 0 1 1 1 B 1 1 1 1 A 0 1 1 1 B D D D

Figura 1.19: Porta N ao OU Exclusivo de 4 entradas.

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

17

1.2.3

Teoremas

Teoremas de DMorgam ou Morgan 1a Teorema A+B =AB 2a Teorema AB =A+B Demonstra ca o 1o Teorema A 0 0 1 1 B 0 1 0 1 1o Mem 1 1 1 0 2o Mem 1 1 1 0 A 0 0 1 1 2o Teorema B 0 1 0 1 1o Mem 1 0 0 0 2o Mem 1 0 0 0

Principais Postulados de Boole Considere X, Y e Z vari aveis l ogicas distintas. 0*X=0 1*X=X X*X=X X *X=0 0+X=X 1+X=1 X+X=X X +X=1 X =X Comutativas: X+Y=Y+X X*Y=Y*X

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

18

Associativas: X+(Y+Z)=(X+Y)+Z X*(Y*Z)=(X*Y)*Z Distributivas: X*(Y+Z)=(X*Y)+(X*Z)

1.2.4

Exerc cios:

Dado a fun ca o abaixo, monte a tabela verdade, o mapa de Karnaugh e o Diagrama de Blocos.

a)F=(A+B) * C b)F= A * B + A*B*C +A*C c)Monte a express ao e simplique-a

A B

d)Monte a express ao e simplique-a

A B

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

19

e)Monte a express ao e o diagrama de blocos A C C X 0 0 1 1 0 A X 0

f)Monte a express ao e o diagrama de blocos A C C 0 0 1 0 B 1 1 1 0 B 0 1 1 0 A 0 1 0 0 B D D D

g)Monte a express ao e o diagrama de blocos A C C X 1 1 1 B 0 X 0 1 B X 0 0 0 A 1 1 0 0 B D D D

1.3

Exerc cios de Fixa c ao:

a)Projetar um sistema para a identica ca o da altura de garrafas produzidas poruma empresa de cerveja. Sabe-se que a empresa produz garrafas com 3 alturaspadronizadas 10 cm, 15 cm e 20 cm. As garrafas abandonam a linha de produ ca o naposi ca o vertical transportada por uma esteira. Utilizar sensores o pticos eindicadores de leds coloridos, uma cor para cada altura de garrafa. b)Um teclado decimal fornece 4 informa co es bin arias indicando qual tecla que foi pressionada. Deseja dimensionar um sistema digital que acenda um led sempre que a tecla pressionada seja m ultipla de 2 ou de 3. c)Um teclado decimal apresenta sa da codicada em bin ario. Escrever a equa ca o alg ebrica simplicada de uma fun ca o de chaveamento (l ogica) que indique sempre qua a tecla pressionada seja um n umero impar. d)Projetar um sistema l ogico conversor do c odigo BCD para um display de 7 segmentos. e)Dimensionar um sistema l ogico que recebendo em suas entradas um c odigo BCD mostre em um display de 7 segmentos os seguintes requesitos: 0U Par L Impar A

Eletr onica Digital - 1a Unidade - Prof. Vitor Le ao Filardi

20

Simplique as express oes: S = ABC +AC +A+B S = ABC +ABC +AB+C S = AB+AB S = A B + C + A B C + AB + C + A B C + A B C

Cap tulo 2

Segunda Unidade

2.1

Sistemas Digitais

Um sistema digital e um conjunto de fun co es de chaveamento envolvendo vari aveis bin arias e que realizam determinadas tarefas. Os sistemas digitais se agrupam em duas categorias distintas: a)Sistemas Digitais Combinacionais, e b)Sistemas Digitais Seq uenciais. Os sistemas combinacionais apresentam em suas sa das, num certo instante de tempo, valores que dependem exclusivamente dos valores aplicados em suas entradas nesse exato instante. Os sistemas seq u encias apresentam em suas sa das, em um determinado instante,valores que dependem dos valores presentes nas entradas nesse instante e em instantes anteriores.

2.1.1

Flip-Flop-SR

Para tal comportamento os sistemas seq uenciais dever ao conter estruturas de memoriza ca o que armazenar ao entradas anteriormente aplicadas. O modulo b asico de memoriza ca o s ao os FLIP-FLOP, sendo facilmente constru do a partir de portas l ogicas introduzindo-se uma realimenta ca o adequada na mesma. Assim os FLIP-FLOP s ao dispositivos que possuem dois estados est aveis. Para um FLIP-FLOP assumir um desses estados e necess ario que haja uma combina ca o das vari aveis e de um pulso de controle, clock. Ap os este pulso, o FLIP-FLOP permanecera nesse estado at e a chegada de um novo pulso de controle e, ent ao, de acordo com as vari aveis de entrada, permanecer a ou mudar a de estado. Basicamente, podemos representar o FLIP-FLOP como um bloco onde temos duas sa das Q e , entradas para as vari Q aveis e um entrada de controle (clock). A sa da Q ser a a principal do bloco.

0 1 2 3 4 5 6 7

S 0 0 0 0 1 1 1 1

R 0 0 1 1 0 0 1 1

Qa/Qn 0 1 0 1 0 1 0 1

Qf/Qn+1

Figura 2.1: Flip-Flop SR discreto.

Eletr onica Digital - 2a Unidade - Prof. Vitor Le ao Filardi

22

Onde Qa/Qn representa o estado anterior e Qf ou Qn+1 o estado poss vel. Assim podemos assumir que a tabela verdade de um ip-op SR b asico e: S 0 0 1 1 R 0 1 0 1 Qf Qa 0 1 N ao permitido

Existem v arios tipos de FLIP-FLOP classicados em dois grandes blocos:

S ncrono Ass ncrono

Os FLIP-FLOP s ncronos s o respondem as mudan cas de estados nas entradas quando essas ocorrem simultaneamente com a ocorr encia de um pulso de controle (clock ou triger), ou seja, o sincronismo, enquanto que os ass ncronos reagem quanto a ` varia ca o das entradas. Al em dessas classica co es os FLIP-FLOP se agrupam em algumas fam lias, ou tipos como:

1.Set-Reset (SR); 2.Master-Slave(MS); 3.JK; 4.Tipo T, e; 5.Tipo D (Delay)

2.1.2

Flip-Flop SR controlado por um pulso de Clock

Para que o ip-op SR b asico seja controlado por uma seq u encia de pulsos de clock, basta trocarmos os dois inversores por portas NAND, e as outras entradas destas portas, injetarmos o clock. O circuito car a, ent ao: Quando a entrada clock assumir o valor 1, o circuito ira comportar-se como um ip-op SR b asico. Teremos ent ao, a seguinte tabela verdade: S 0 0 1 1 R 0 1 0 1 Qf Qa 0 1 N ao permitido

Esse circuito ira mudar de estado apenas quando o clock for igual a 1, em outras palavras, o circuito ir a mudar de estado somente na chegada de um pulso de clock.

Diagrama de Estados

Eletr onica Digital - 2a Unidade - Prof. Vitor Le ao Filardi

23

Figura 2.3: Flip-Flop SR Bloco com clock

Figura 2.2: Flip-Flop SR discreto com clock

Clock

Figura 2.4: Diagrama de Estados do Flip-Flop SR

2.1.3

Flip-Flop JK

O ip-op JK, nada mais e que um SR realimentado de maneira mostrada na gura a seguir, essa outra forma de realimenta ca o elimina o estado indenido do ip-op SR.

A tabela verdade ca:

0 1 2 3 4 5 6 7

J 0 0 0 0 1 1 1 1

K 0 0 1 1 0 0 1 1

Qa 0 1 0 1 0 1 0 1

Qa 1 0 1 0 1 0 1 0

Qf Qa Qa 0 0 1 1 Qf Qf

Eletr onica Digital - 2a Unidade - Prof. Vitor Le ao Filardi

24

Figura 2.6: Flip-Flop JK Bloco Figura 2.5: Flip-Flop JK discreto OBS:Vale ressaltar para que o circuito assim funcione como desejado, deve-se retirar o clock logo ap os as duas entradas tenham sido iguais a 1.

2.1.4

Flip-Flop JK com entradas Preset e Clear

O Flip-Flop JK poder a assumir valores Q = 1 ou Q = 0 mediante a utiliza ca o das entradas Preset (Pr) e Clear (Clr). Estas entradas s ao inseridas no circuito da seguinte forma:

Figura 2.7: Flip-Flop JK com Preset Clear

Figura 2.8: Flip-Flop JK com Preset Clear

As entradas Preset e Clear n ao podem assumir valores zero simultaneamente, pois acarretaria a sa da uma situa ca o n ao permitida. A entrada Clear e tamb em denominada de Reset. CLR 0 0 1 1 PR 0 1 0 1 Qf N ao permitido 0 1 Funcionamento Normal

2.1.5

Flip-Flop JK Master-Slave (Mestre-Escravo)

O ip-op JK como foi visto, resolveu o problema anteriormente visto, quando as entradas J e K forem iguais a 1 porem, este circuito apresenta uma caracter stica indesej avel, quando o clock for igual a 1, teremos o circuito funcionando como um sistema combinacional, pois a entrada J e K estar ao liberadas. Para solucionarmos o problema utilizaremos o circuito abaixo:

Eletr onica Digital - 2a Unidade - Prof. Vitor Le ao Filardi

25

Figura 2.9: Flip-Flop JK Master-Slave

2.1.6

Flip-Flop T

Esse e um ip-op JK com a particularidade de possuir as entradas J e K curto circuitadas (uma ligada a outra), logo quando J assumir valor 1, K tamb em assumira o valor 1, e quando J assumir valor zero, K tamb em.

Figura 2.10: Flip-Flop T

2.1.7

Flip-Flop D

Esse e um ip-op JK com a particularidade de possuir as entradas J e K invertidas. Logo, nesse ip-op, teremos as seguintes entradas poss veis: J=0 e K=1; J=1 e K=0.

Ex1 :Projetar um sistema bloqueador de b ebados num carro. A seq u encia da senha devera ser 101

Ex2 :Projetar um sistema seq uencial s ncrono que simule um dado eletr onico. Utilizar ip-op JK.

Eletr onica Digital - 2a Unidade - Prof. Vitor Le ao Filardi

26

Figura 2.11: Flip-Flop D

Ex3 :Projetar um sistema seq uencial s ncrono usando ip-op JK que acionado por um gerador de clock em um display de 7 segmentos de forma seq uencial e c clico, as letras que comp oem o nome: LEAO.

Eletr onica Digital - 2a Unidade - Prof. Vitor Le ao Filardi

27

Registradores
2.2 Registradores de Deslocamento

Os ip-op podem armazenar durante o per odo em que sua entrada de clock for igual a 0, um bit apenas (sa da Q). Porem quando necessitarmos guardar um informa ca o de mais de um bit, o ip-op ira tornar-se insuciente. Contornar tal problema costuma-se utilizar no circuito o que se denomina Registradores de Deslocamento (Shift Register ). Assim com um certo n umero de ip-op do tipo RS ou JK mestre-escravo ligados de tal forma que as sa das de cada bloco alimentem as entradas S e R, respectivamente, do ip-op seguinte, sendo que, o primeiro ter a suas entradas S e R ligadas na forma de um ip-op tipo D (R=S). O circuito abaixo exemplica um Registrador de Deslocamento.

Figura 2.12: Registrador de Deslocamento Simples

Veremos ent ao algumas aplica co es do registrador de deslocamento.

2.2.1

Conversor S erie-Paralelo

O Registrador de deslocamento pode ser utilizado para converter uma informa ca o s erie em paralela. A congura ca o b asica, nessa situa ca o, para uma informa ca o de 4 bits, teremos:

Figura 2.13: Conversor S erie - Paralelo

Fazendo a seguinte entrada serie 1010 no circuito acima teremos a tabela verdade da seguinte forma: Informa ca o 0 1 0 1 Descidas do Clock 1 Pulso 2 Pulso 3 Pulso 4 Pulso Q3 0 Q2 0 Q1 0 Q0 0

Por esse motivo o circuito acima e conhecido como Registrador de Deslocamento.

Eletr onica Digital - 2a Unidade - Prof. Vitor Le ao Filardi

28

2.2.2

Conversor Paralelo - S erie

Para entrarmos com uma informa ca o paralela, necessitamos de um registrador que apresente as entradas Preset e Clear, pois e atrav es destas que fazemos com que o Registrador armazene a informa ca o paralela. O registrador com essas entradas e representado abaixo:

Figura 2.14: Conversor Paralelo - S erie

Antes de come carmos, vamos rever o funcionamento das entradas ENABLE e PRESET. Quando a entrada enable estiver em zero, as entradas preset (PR) dos ip-op permanecer ao no estado 1, fazendo com que os ip-op atuem normalmente. Quando a entrada enable for igual a 1, as entradas preset dos ip-op assumir ao os valores complementares das entradas PR3, PR2, PR1 e PR0. Para que o registrador de deslocamento funcione como conversor paralelo s erie, necessitamos limp alo e logo em seguida, introduzir a informa ca o como j a descrito, recolhendo na sa da Q0 a mesma informa ca o de modo serie. E f acil de notar que a sa da Q0 assume primeiramente o valor I0 e a cada descida do pulso de clock, ira assumir seq uencialmente os valores I1, I2, I3.

Informa ca o 0 1 0 1

Descidas do Clock 1 Pulso 2 Pulso 3 Pulso 4 Pulso

Q3 0

Q2 0

Q1 0

Q0 0

Eletr onica Digital - 2a Unidade - Prof. Vitor Le ao Filardi

29

Contadores
2.3 Contadores

S ao sistemas seq uenciais que contam o numero de pulsos que ocorre em sua entrada durante um certo intervalo de tempo. A indica ca o da contagem e dada na base 2 e obtida atrav es das sa das bin arias do contador. Existem dois tipos b asicos de contadores:

a)Os Ass ncronos - dos quais as transi co es dos Flip-Flop n ao s ao simult aneos. b)Os S ncronos - dos quais as transi co es dos Flip-Flop s ao simult aneas e geradas por um sinal de clock.

2.3.1

Contadores Ass ncronos

S ao caracterizados por n ao terem entradas de clocks comuns. Essa se faz apenas no 1 ip-op e as outras entradas de clock dos outros ip-op ser ao fun co es das sa da. Os contadores ass ncronos podem ter m odulos bin ario e m odulos n ao bin ario.

Figura 2.15: Contador Ass ncrono

A principal caracter stica de um contador de pulso e representar o c odigo BCD 8421. Seu circuito b asico apresenta um grupo b asico de 4 ip-op JK mestre-escravo os quais possui as entradas J=K=1.

clock Q0 Q1 Q2 Q3
Figura 2.16: Diagrama de estado

Eletr onica Digital - 2a Unidade - Prof. Vitor Le ao Filardi

30

2.3.2

Contadores S ncronos

Neste tipo de contador todos os ip-op s ao liberados na mesmo instante, pois estes contadores possuem as entradas de clock curto-circuitadas, ou seja, o clock aciona todos os ip-op simultaneamente. A indica ca o da contagem pode ser obtida diretamente das sa das dos ip-op ou atrav es de circuitos combinacionais. O numero de ip-op necess arios para cada contador depende do modulo do contador apartar da seguinte express ao: 2 n1 M 2n , onde n e o numero de ip-op. Para estudarmos os contadores s ncronos devemos sempre escrever a tabela verdade, estudando assim quais devem ser as entradas J e K dos v arios ip-op e que estes assumam o estagio seguinte. Para isso devemos lembrar ent ao da tabela verdade do JK.

0 0 1 1

0 1 0 1

J 0 1 X X

K X X 1 0

Ex: Utilizando ip-op JK com Preset-Clear projetar um contador c clico para a seq u encia abaixo:

0 1 2 5 4 3

Eletr onica Digital - 2a Unidade - Prof. Vitor Le ao Filardi

31

Sistema de Projetos
2.4 Sistema de Projetos de Subsistemas Seq uenciais

O projeto de subsistemas (pequenos sistemas b asicos) seq uenciais seguem os seguintes passos: a)A partir da descri ca o verbal do sistema deve-se construir um diagrama de estados no qual s ao identicados os v arios estados distintos que o sistema apresenta, as transi co es que devem ocorrer entre esses estados, assim como as sa das que devem ser produzidas. b)Os diferentes estados identicados dever ao ser designados(identicados)pelas combina co es das sa das dos ip-op utilizados no sistema. c)As transi co es entre estados desejados ser ao produzidas pela aplica ca o adequada de vari aveis da excita ca o nas entradas do ip-op de modo a produzir as mudan cas adequadas. Essas vari aveis ser ao criadas a partir das vari aveis de estado (sa da dos ip-op). d)As vari aveis de sa da dever ao ser criadas a partir das vari aveis de estado de acordo com a descri ca o do sistema. Os sistemas seq uenciais poder ao ser s ncronos quando todos os ip-op receberem o mesmo clock, enquanto o sistema reagir apenas aos sinais presentes na entrada simultaneamente com o clock, ou ser ao ass ncronos quando o sistema reagir aos sinais de entrada no instante que esses forem aplicados, neste caso n ao existira um clock u nico para os ip-op. J 0 1 X X K X X 1 0 X 0 0 1 1 Y 0 1 0 1 Z 1 0 0 1

0 0 1 1

0 1 0 1

Ex: Dimensionar um sistema seq uencial s ncrono que recebendo em sua entrada 2 informa co es bin arias X e Y (sincronizadas com o clock), produz uma sa da u nica Z, sempre que pela terceira vez consecutiva as 2 entradas, X e Y forem iguais. Toda vez que o sistema produzir uma sa da Z=1 devera se rearmar para iniciar uma nova codica ca o.

Eletr onica Digital - 2a Unidade - Prof. Vitor Le ao Filardi

32

Figura 2.17: Uma das poss veis resolu ca o do exerc cio

Cap tulo 3

Terceira Unidade

3.1
3.1.1

Conversores A/D e D/A

Introdu c ao

A maioria dos dados obtidos de sensores comuns, tais como sensores de temperatura, intensidade luminosa, posi ca o, tens ao, corrente e etc. fornecem sinais anal ogicos, ou seja, uma tens ao que e proporcional a ` grandeza medida e que varia de forma cont nua numa faixa de valores. No entanto, a maioria dos equipamentos modernos que fazem a aquisi ca o de dados destes sensores, trabalha com t ecnicas digitais. Isso signica que o dado anal ogico, preciso ser convertido para a forma digital. Para fazer esta convers ao s ao utilizados circuitos denominados conversores anal ogico-digital, ou simplesmente A/D, como seu pr oprio nome indica, realiza a convers ao de sinais, cuja amplitude varia continuamente em sinais digitais correspondentes a ` amplitude do sinal original. Para converter se faz o uso de um comparador de tens ao ou corrente - variando de acordo com a aplica ca o - que ir a comparar o sinal anal ogico com o valor de refer encia. Desta forma os circuitos A/D devem preencher certos requisitos importantes quanto ao seu desempenho que s ao:

Quantiza ca o; Taxa de Amostragem e; Linearidade.

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

34

3.1.2

Quantiza c ao

Entre os dois valores extremos da escala de valores anal ogicos que devem ser convertidos para a forma digital existem innitos valores intermedi arios, o que justamente caracteriza uma grandeza que varia de forma an aloga ou anal ogica. Entretanto, quando passamos um valor qualquer entre os dois valores extremos incluindo-os, n ao podemos representar qualquer quantidade, pois precisar amos para isso de um n umero innito de bits. Assim, por exemplo, se utilizarmos na convers ao 4 bits, teremos a possibilidade de representar apenas 16 valores na escala total de valores anal ogicos, e se usarmos 8 bits poderemos representar 256 valores, conforme indica a gura 3.1. Se tivermos uma escala de 0 a 8 V, por exemplo, e usarmos 4 bits para a convers ao, os degrausda escada de convers ao ter ao 0,5 V de altura, o que signica que este conversor ter a uma resolu ca o de 0,5 V. Se usarmos um conversor A/D de 8 bits (256 degrausde resolu ca o) para fazer um volt metro de 0 a 10 V por exemplo, a resolu ca o deste volt metro ser a de 10/256 ou pouco menos de 0,04 V.

Figura 3.1: Escala de convers ao

Este comportamento digitalpode ser observado em muitos instrumentos comuns, tais como os mult metros digitais em que, se a grandeza medida estiver num valor intermedi ario entre dois degraus da resolu ca o do conversor A/D, o valor apresentado no display oscilar a entre eles. Evidentemente, tanto maior e a precis ao na convers ao mais bits ser ao utilizados pelo conversor. Tipos com 8 a 16 bits s ao comuns nas aplica co es industriais e em medidas, dependendo da quantidade de passosdesejados na convers ao ou a resolu ca o.

3.1.3

Taxa de Amostragem

Muitos processos de aquisi ca o de dados de sensores, de processos ou de outras aplica co es precisam ser r apidos. Uma placa de aquisi ca o de dados de um instrumento de medida que projete uma forma de onda, desenhe um gr aco na tela de um PC representando um processo din amico ou mesmo um instrumento digital simples como um mult metro, devem estar constantemente em andamento. Um oscilosc opio digital, por exemplo, deve medir as tens oes instant aneas de um sinal em diversos pontos ao longo de um ciclo para poder desenharesta forma de onda com precis ao na tela. Se a freq u encia do sinal for alta, isso implica a necessidade de se fazer amostragens num tempo extremamente curto.

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

35

Os conversores A/D podem ser encontrados em tipos que t em freq u encias de amostragem numa ampla escala de valores. Os tipos mais r apidos t em suas velocidades especicadas em MSPS (Mega Samples Per Second ou Mega Amostragens Por Segundo). Uma m aquina industrial ou um instrumento de uso geral como um mult metro pode usar conversores A/D relativamente lentos com taxas ou velocidades de amostragens de at e algumas unidades por segundo. Um mult metro digital comum, por exemplo, faz de 1 a 10 amostragens por segundo apenas, dependendo do tipo. Todavia, um oscilosc opio digital ou virtual que precise observar uma forma de onda de 10 MHz, deve, para ter uma deni ca o razo avel, realizar pelo menos 100 milh oes de amostragens por segundo (10 pontos por ciclo).

3.1.4

Linearidade

A curva de convers ao da grandeza anal ogica para a forma digital deve ser linear para um bom conversor. Isso signica que n ao existem desvios na correspond encia entre o valor anal ogico e a sa da digital ao longo da escala de valores em que o conversor deve trabalhar. No entanto, na pr atica podem ocorrer pequenos desvios, de acordo com o que mostra a gura 3.2.

Figura 3.2: Grau de linearidade da convers ao

Isso quer dizer que, em determinadas faixas de valores, a convers ao pode ser menos precisa. Esta imprecis ao e mais grave nos tipos de maior deni ca o, pois os desvios podem ter a mesma ordem de grandeza que os degrausda escada de convers ao, afetando assim a precis ao nal da mesma.

3.2

Desenvolvimento

Para fazer uma convers ao de sinais anal ogicos para a forma digital existem diversas t ecnicas que s ao empregadas nos circuitos comerciais, muitas delas encontradas em circuitos integrados que s ao embutidos(embedded) em aplica co es mais complexas, os quais fazem o controle de m aquinas e equipamentos. Analisamos as tecnologias mais empregadas para esta nalidade come cando com o bloco comum a todos os conversores, que e o circuito de amostragem e manuten ca o (sample and hold). O valor dos sinais anal ogicos que devem ser convertidos para a forma digital corresponde a um determinado instante, cuja dura ca o, em alguns casos, n ao vai al em de alguns milion esimos de segundo. Assim, um primeiro bloco importante do conversor e um circuito que l e o valor do sinal a ser convertido num determinado instante e o armazena de modo que, mesmo que o sinal varie depois, os circuitos que fazem a convers ao t em numa mem oria seu valor. Este circuito e ilustrado em blocos na gura 3.3. O sinal a ser amostrado e amplicado por um buer de entrada cuja nalidade e n ao carregar o circuito externo, e ao mesmo tempo proporcionar isolamento do circuito de convers ao.

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

36

Figura 3.3: Diagrama de blocos de um conversor A/D

Na sa da deste circuito temos uma chave eletr onica ou chaveador, que determina o instante exato em que a leitura do sinal deve ser feita. A chave fecha ent ao por uma fra ca o de segundo (numa freq u encia que depende da velocidade de amostragem) permitindo que o sinal carregue o capacitor C. Assim, quando a chave abre, esperando a leitura seguinte, o capacitor tem armazenado o valor da grandeza anal ogica a ser convertida. Esta tens ao no capacitor e mantida no circuito conversor atrav es de um buer de sa da durante o tempo que ele necessita para isso. Na gura 4 temos um gr aco que indica de que modo a ` tens ao de entrada varia e o circuito de amostragem e reten ca o mant em a sa da constante durante os intervalos de convers ao (que correspondem aos degraus).

Figura 3.4: Escala de convers ao

3.2.1

Aplica c ao

Desenvolvendo um pequeno programa no Matlab 6.0 podemos exemplicarmos melhor toda esta teoria aqui mostrada. A onda fundamental tem uma freq u encia de 120 Hz e est a defasada em 60 o , atribu mos valores de quantiza ca o de: 4, 8 e 12 Bits e taxa de amostragem de: 240, 600 e 1000 Hz (respeitando a freq u encia de Nyquist). Primeiramente o nosso programa vai marcar os tempos que ser ao armazenados com seus respectivos valores anal ogicos para posteriormente serem quantizados e assim aplicando a transforma discreta de Fourier reconstituir o sinal amostrado. Nos gr acos abaixo, podemos vericar que em se tratando de um sinal digital, n ao existe valores negativos na quantiza ca o, o que pode ocorrer que vemos em mult metros digitais ou outros aparelhos s ao um bit a mais inserido posteriormente a quantiza ca o para sinaliza ca o se aquele valor se trata de um valor negativo ou positivo, o que n ao interfere em nada na convers ao, com mencionei e apenas uma sinaliza ca o para o usu ario.

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

37

Figura 3.5: Quantiza ca o em 4 bits de resolu ca o

Figura 3.6: Quantiza ca o em 8 bits de resolu ca o

Figura 3.7: Quantiza ca o em 12 bits de resolu ca o

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

38

Existem v arias formas de se construir conversores A/D, sendo que cada um tem a sua caracter stica de funcionamento que deve ser levada em conta, na hora de se construir e/ou escolher para a sua aplica ca o. Temos uma rela ca o de poss veis combina co es: Conversor A/D com comparador em paralelo; Conversor A/D com rampa em escada; Conversor A/D de aproxima co es sucessivas; Conversor A/D de rampa u nica; Conversor A/D de rampa dupla e; Sigma-Delta. O Sigma-Delta e um das importantes t ecnicas de convers ao A/D, utilizada em que se deseja uma alt ssima velocidade de convers ao, como nos DSPs (Digital Signal Processing). Portanto, vimos que a convers ao do sinal anal ogico para o digital sempre existe uma perda de informa ca o seja ela de amplitude - caracter stica da quantidade de bits utilizados - ou de fase do sinal - caracter stica da taxa de amostragem empregada. Vimos que o erro m aximo que pode ocorrer na quantiza ca o e de metade do valor de n vel da quantiza ca o assim sendo quanto maior for o n umero de bits do conversor menor ser a o seu erro. O erro de Aliasing e facilmente evitado utilizando o teorema da amostragem que Para que uma determinada freq u encia f1 do sinal anal ogico seja ou possa ser completamente reconstitu da a taxa amostral, no processo de digitaliza ca o, deve ser no m nimo igual a 2*f1 Conhecidas as imperfei co es da convers ao podemos ent ao saber quais os fatores que inuem na escolha de um conversor A/D e assim prever melhor os ajustes que sistema dever a sofrer, pois j a e sabido as suas fraquezas.

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

39

Multiplexadores e Demultiplexadores
3.3 Multiplexadores

No nosso dia a dia lidamos com v arios sistemas que utilizam multiplexadores e demultiplexadores, o mais comum deles e o aparelho de som de nossa resid encia, em uma chave seletora, selecionamos qual fonte sonora a qual utilizaremos (Vinil, CD, Tape, Radio, MD, etc.). A chave seletora ent ao especica qual o canal de comunica ca o que ser a utilizado, conhecida tamb em como via de dados, e assim, est a informa ca o ser a amplicada e transmitida para os auto-falantes. Assim de uma maneira geral, o MUX, seleciona um entre v arios sinais de entrada e o envia para a sa da. Um multiplexador digital ou seletor de dados e um circuito l ogico que aceita diversos dados digitais de entrada e seleciona um deles, em um certo instante, para a sa da. O roteamento do sinal de (conhecidas tamb entrada desejado para a sa da e controlado pelas entradas de SELEC AO em como ENDEREC OS). O multiplexador atua como uma chave digital controlada de v arias posi co es, onde o c odigo digital aplicado nas entradas de SELEC AO controla qual ser a a entrada de dados chaveada para a sa da. Por exemplo, a sa da ser a igual a entrada de dados I0 para um determinado c odigo de SELEC AO; e e assim por diante. Em outras assim ser a igual a I1 para um outro determinado c odigo de SELEC AO; palavras, um multiplexador seleciona 1 entre N dados de entrada e transmite o dado selecionado para um u nico canal de sa da. Isto e chamado de multiplexa ca o.

Figura 3.8: Circuito de um multiplexador de 2 entradas

Uma outra aplica ca o para um multiplexador seria utiliz a-lo como um conversor paralelo-s erie um vez que o seu princ pio de funcionamento se adequa a tal nalidade.

3.4

Demultiplexadores

Um multiplexador recebe varias entradas e transmite uma delas para a sa da Um demultiplexador (DEMUX) realiza a opera ca o inversa: ele recebe uma u nica entrada e a distribui por v arias sa das. de entrada determina para qual sa Assim como no multiplexador, o c odigo de SELEC AO da entrada de DADOS ser a transmitida. Em outras palavras,o demultiplexador recebe uma fonte de dados e seletivamente a distribui para 1 entre N sa das, como se fosse uma chave de varias posi co es. As aplica co es desses dispositivos s ao in umeras desse de sistemas de seguran ca sistemas complexos de telecomunica co es. Para todas as essas aplica co es os dois dispositivos devem ser previamente sincronizados para que as entradas serem as mesmas nas sa das.

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

E A

40

Figura 3.9: Circuito de um demultiplexador de 2 entradas

Circuitos Aritm eticos

3.5 Circuitos Aritm eticos

Como vimos anteriormente os circuitos combinacionais, vamos encontrar alguns circuitos importantes de grande utilidade e que s ao a ess encia da computa ca o hoje existente. S ao os circuitos aritm eticos tamb em muito conhecidos como ULA (Unidade Logica Aritmetica).

3.5.1

Meio Somador

Como sabemos, os computadores trabalham na forma bin aria e j a e de se esperar que o mesmo faca suas opera co es na forma bin aria. Relembrando a soma de dois n umeros bin arios teremos: 1 + 0 0 0 + 1 0 1 + 0 1 1 + 1 1 10

Montando a tabela verdade teremos: A 0 0 1 1 B 0 1 0 1 Sa da (S) 0 1 1 0 Transporte (Ts) 0 0 0 1

O diagrama de blocos seria as sa das receptivas a uma porta l ogica especica como para sa da S teremos um XOR e para Ts teremos uma AND. Esse circuito denominado Meio Somador e tamb em conhecido como Half-Adder, termo derivado do ingl es.

3.5.2

Somador Completo

O meio somador possibilita efetuar a soma de n umeros bin arios com 1 algarismo. Mas o mundo real se faz necess ario que esta soma seja efetuadas com um numero maior algarismo. Para satisfazer estas condi co es o circuito necessita de uma entrada de transporte proveniente de uma sa da de transporte anterior. Para melhor compreens ao, vamos analisar o caso da soma a seguir:

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

41

Desta forma a tabela verdade caria do seguinte modo: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 Te 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 Ts 0 0 0 1 0 1 1 1

Colocando no mapa de Karnaugh, teremos o esquema do circuito conhecido como Full Adder. Ex1: Montar um sistema que some em BCD.

3.5.3

Meio Subtrator

Vamos fazer um ashback no assunto para podermos montar as tabelas verdades equivalentes. 0-0=0 0-1=1 e empresta 1 1-0=1 1-1=0 Vamos montar a tabela verdade de uma subtra ca o de dois n umeros bin arios de 1 algarismo. A 0 0 1 1 B 0 1 0 1 Sa da (S) 0 1 1 0 Transporte (Ts) 0 1 0 0

Assim de forma an aloga ao o circuito meio somador teremos a seguinte simplica ca o: S=A exclusivo ou B +B Ts= A

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

42

3.5.4

Subtrator Completo

Novamente, o meio somador nos permite efetuar a subtra ca o de apenas n umeros com 1 algarismo. Para satisfazer uma subtra ca o completa, devera ser inserida novamente uma entrada de transporte para que se possa montar tal circuito. Assim teremos a seguinte tabela verdade: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 Te 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 Ts 0 1 1 1 0 0 0 1

Novamente aplicando Karnaugh teremos o circuito simplicado do Subtrator Completo. Ex: Montar um sistema que efetue a subtra ca o de 2 n umeros bin arios codicados em BCD.

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

43

Dispositivos de Mem oria

3.6 Mem orias

A principal vantagem dos sistemas digitais sobre os anal ogicos e a capacidade de armazenar, facilmente, grandes quantidades de informa ca o e/ou dados por per odos longos ou curtos de tempo. Esta capacidade de mem oria e o que torna os sistemas digitais t ao vers ateis e adapt aveis a `s diversas situa co es. Por exemplo, em um computador digital, a mem oria principal armazena instru co es que informam ao computador o que fazer sob qualquer circunst ancia poss vel, de modo que o computador realizar a sua tarefa com um m nimo de interven ca o humana. Vamos estudar os tipos mais comuns desses dispositivos e sistema de mem oria. J a estamos bem familiarizados com o ip-op, que e um dispositivo eletr onico de mem oria. Tamb em analisamos como grupos de FFs, chamados de registradores, podendo ser utilizados para armazenar informa ca o e como esta informa ca o pode ser transferida para outros lugares. Registradores s ao elementos de mem oria de alto desempenho que s ao muito usados nas a co es internas de um computador digital, no qual a informa ca o digital est a sendo continuamente transferida de um local para outro. Os avan cos na tecnologia LSI (Large Scale Integration ) e VLSI (Very Large Scale Integration ) foram poss vel a obten ca o de um grande n umero de FFs, unico chip, organizados em v arios arranjos de mem oria. Ent ao as mem orias s ao os dispositivos que armazenam informa co es, essas por sua vez codicadas, digitalmente, atrav es de um c odigo bin ario qualquer. Essas informa co es podem ser n umeros, letras, caracteres quais quer, comandos de opera co es, endere cos ou ainda qualquer outro tipo de dado. Essas informa co es, armazenam dados para endere camento, programa ca o e para constituir o conjunto de fun co es internas para a funcionalidade do pr oprio sistema. Outra tipo de aplica ca o consiste em utiliz a-las para executarem quaisquer fun co es de circuitos combinacionais, e ainda, com o aux lio de contadores comuns e conversores, gerar formas de onda de diversas maneiras de modo mais simples.

3.6.1

Classica c ao das Mem orias

Antes de estudarmos os diversos tipos de mem orias, vamos conhecer sua classica ca o. Podemos classicar as mem orias em v arios tens diferentes. A seguir, vamos relacionar os principais: Acesso Volatilidade Escrita/Leitura ou apenas de leitura Tipo de armazenamento

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

44

Vamos analisar cada tem: 1.Acesso: As mem orias armazenam informa co es em lugares denominados localidade de mem oria. Cada um das localidades de mem oria possui um conjunto de bits que nos permite o seu acesso, a esse conjunto de bits damos o nome de endere co. Esse conceito e de f acil compreens ao, pois como o pr oprio nome diz, o conjunto de bits representa o endere co da localidade onde est a armazenada uma informa ca o. O tempo de acesso de uma mem oria e o tempo necess ario desde a entrada de um endere co at e o momento em que a informa ca o apare ca na sa da. Para as mem orias de escrita/leitura e tamb em o tempo necess ario para a informa ca o ser gravada. Podemos ter acesso a uma dada localidade de mem oria de duas maneiras diferentes: acesso seq uencial; acesso aleat orio. 2.Volatilidade: Quanto a ` volatilidade, as mem orias podem ser vol ateis ou n ao vol ateis. As mem orias vol ateis s ao aquelas que ao sercortada a alimenta ca o perdem as informa co es armazenadas. S ao mem orias feitas, geralmente, a partir de semicondutores e na maioria das vezes, possuem como elemento de mem oria o ip-op. Um exemplo t pico, j a citado, e o da mem oria RAM. As mem orias n ao vol ateis s ao aquelas que mesmo sem alimenta ca o continuam com as informa co es armazenadas. Dentre essas se destacam as mem orias magn eticas e as eletr onicas: ROM, PROM e EPROM. 3.Mem orias de escrita/leitura ou mem orias apenas de leitura: As mem orias de escrita/leitura s ao aquelas que permitem acesso a uma localidade qualquer para escrevermos a informa ca o desejada, al em disso, permitem o acesso tamb em para a leitura do dado. As mem orias RAM tamb em se enquadraram nessa situa ca o. As mem orias apenas de leitura, como o pr oprio nome diz, s ao.aquelas em que a informa ca o. e xa, s o podendo efetuar-se a leitura. S ao tamb em conhecidas como ROM (Read Only Memory ). A an alise desses tipos de mem orias ser a feita mais adiante atrav es dos semin arios. 4.Tipos de armazenamento: Quanto ao tipo de armazenamento as mem orias classicam-se em est aticas e din amicas. As mem orias de armazenamento est atico s ao aquelas em que uma vez inserido o dado numa dada localidade, este l a permanece. As mem orias de armazenamento din amico s ao aquelas em que necessitamos inserir a informa ca o de tempos em tempos, pois de acordo com as caracter sticas de seus elementos internos perdem essas informa co es ap os um determinado tempo. As mem orias de armazenamento est atico apresentam a vantagem de possuir uma utiliza ca o da maneira mais f acil que as din amicas.

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

45

Unidade Aritmetica

Unidade de Controle

Memoria Principal (SemiCondutora)

Memoria de Massa (HD)

Figura 3.10: Arquitetura de um computador

3.7

Terminologia

de grande valia que O estudo dos sistemas e dos dispositivos de mem oria est a repleto de termos. E voc e possa compreender o signicado de alguns termos mais b asicos, que s ao eles: 1.C elula de mem oria Um dispositivo ou circuito el etrico utilizado para armazenar um u nico bit (0 ou 1). Exemplos de c elula de memoria incluem: um ip-op, um capacitor carregado e um pequeno local numa ta ou disco magn etico. 2.Palavra de mem oria: Um grupo de bits (c elulas) em uma mem oria que representa instru co es ou dados de algum tipo. Por exemplo, um registrador de oito FFs pode ser considerado uma mem oria que esta armazenando uma palavra de 8 bits. Os tamanhos de palavra nos computadores modernos variam tipicamente de 4 a 64 bits, dependendo do porte do computador. 3.Byte: Um termo especial usado para um grupo de oito bits. Um byte sempre e constitu do de 8 bits. Tamanhos de palavra podem ser expressos em bytes assim como em bits. Por exemplo, uma palavra de 8 bits e tamb em uma palavra de um byte; uma palavra de 16 bits tem dois bytes, e assim por diante. 4.Capacidade: Uma maneira de especicar quantos bits podem ser armazenados em um determinado dispositivo de mem oria ou num sistema de mem oria completo. Para ilustrar, suponha que temos uma mem oria capaz de armazenar 4.096 palavras de 20 bits. Isto representa uma capacidade total de 81.920 bits. Poder amos tamb em expressar essa capacidade de mem oria como 4.096 X 20. Quando representada desse modo, o primeiro n umero (4.096) e o n umero de palavras, e o segundo n umero (20) e o n umero de bits por palavra (tamanho da palavra). O n umero de palavras em uma mem oria freq uentemente e um m ultiplo de 1.024. E comum usar a designa ca o 1Kpara representar 1.024 = 210 quando nos referimos a capacidade de mem oria. Logo, uma mem oria com uma capacidade de armazenamento de 4K X 20 e na verdade uma mem oria de 4.096 X 20. O desenvolvimento de mem orias maiores trouxe a designa ca o 1Mou 1 megapara representar 220 = 1.048.576. Assim, uma mem oria que possui uma capacidade de 2M X 8 tem na verdade uma capacidade de 2.097.152 x 8. A designa ca o gigase refere a 2 30 = 1.073.741.824.

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

46

5.Densidade: Um outro termo para capacidade. Quando dizemos que um dispositivo de mem oria tem uma densidade maior do que um outro, queremos dizer que ele pode armazenar mais bits no mesmo espa co, ou seja ele e mais de denso. 6.Endere co: um n E umero que identica a posi ca o de palavra na mem oria. Cada palavra armazenada em um dispositivo ou sistema de mem oria possui um endere co u nico. Endere cos sempre existem num sistema digital como um n umero bin ario, embora, por conveni encia, n umeros em octal, hexadecimal e decimal sejam freq uentemente utilizados para representar esses endere cos.

Figura 3.11: Tabela de endere cos de mem oria

A gura 3.11 ilustra uma pequena mem oria constitu da de oito palavras. Cada uma destas oito palavras tem um endere co espec co representado por um n umero de tr es bits que varia de 000 at e 111. Sempre que nos referimos a uma posi ca o espec ca na mem oria, utilizamos seu c odigo de endere co para identic a-la. 7.Opera ca o de Leitura: Opera ca o na qual a palavra bin aria armazenada numa determinada posi ca o (endere co) de mem oria e detectada e ent ao transferida para outro dispositivo. Por exemplo, se desejamos utilizar a palavra 4 da mem oria da gura anterior para algum prop osito, devemos realizar uma opera ca o de leitura no endere co 100. A opera ca o de leitura freq uentemente e chamada de opera ca o de busca, pois a palavra est a sendo buscada da mem oria. Utilizaremos os dois termos indistintamente. 8.Opera ca o de Escrita: Opera ca o na qual uma nova palavra e colocada numa determinada posi ca o de mem oria. Tamb em e chamada de opera ca o de armazenamento. Sempre que uma nova palavra e escrita numa posi ca o de mem oria, ela substitui a palavra que estava previamente armazenada l a. 9.Tempo de Acesso: o tempo necess Uma medida da velocidade de opera ca o de um dispositivo de mem oria. E ario para realizar uma opera ca o de leitura. Mais especicamente, e o tempo entre a mem oria receber uma nova entrada de endere co e os dados se tornarem dispon veis na sa da da mem oria. O s mbolo tAcc e utilizado para tempo de acesso. 10.Mem oria Vol atil: Qualquer tipo de mem oria que necessita da aplica ca o de energia para poder armazenar informa ca o. Se a energia el etrica e removida, todas as informa co es armazenadas na mem oria

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

47

s ao perdidas. Muitas das mem orias semicondutoras s ao vol ateis, enquanto todas as mem orias magn eticas s ao n ao-vol ateis, o que signica que elas podem armazenar informa ca o sem energia el etrica. 11.Mem oria de Acesso Aleat orio (RAM -Random Access Memory): Mem oria na qual a posi ca o f sica real de uma palavra da mem oria n ao tem efeito sobre o tempo necess ario para ler ou escrever nesta posi ca o. Em outras palavras, o tempo de acesso e o mesmo para qualquer endere co na mem oria. A maioria das mem orias semicondutoras e de acesso aleat orio. 12.Mem oria de Acesso Seq uencial (SAM -Sequence Access Memory) Um tipo de mem oria no qual o tempo de acesso n ao e constante mas varia dependendo do endere co. Uma determinada palavra armazenada e encontrada percorrendo todos os endere cos at e que o endere co desejado seja alcan cado. Isto produz tempos de acesso que s ao muito maiores do que os das mem orias de acesso aleat orio. Um exemplo de dispositivo de mem oria de acesso seq uencial e uma ta magn etica. Para ilustrar a diferen ca entre SAM e RAM, considere a situa ca o na qual voc e gravou 60 minutos de m usica numa ta cassete de audio. Quando desejar alcan car uma m usica em particular, voc e ter a que retroceder ou avan car a ta at e a encontrar. O processo e relativamente lento, e o tempo necess ario depende de onde a m usica desejada est a gravada na ta. Isto e SAM, j a que voc e percorreu atrav es das informa co es registradas at e encontrar o que estava procurando. A contrapartida RAM para isso seria um CD ou MD de audio, no qual voc e pode rapidamente selecionar qualquer m usica informando o c odigo apropriado, e ele gasta aproximadamente o mesmo tempo, n ao importando a m usica selecionada. As mem orias de acesso seq uencial s ao utilizadas onde os dados a serem acessados sempre v em numa longa seq u encia de palavras sucessivas. A mem oria de v deo, por exemplo, deve fornecer seu conte udo na mesma ordem repetidamente para manter a imagem na tela. 13.Mem oria de Leitura e Escrita (RWM -Read/Write Memory): Qualquer mem oria que possa.ser lida ou escrita de maneira igualmente f acil. 14.Mem oria Somente de Leitura (ROM - Read-Only Memory): Uma vasta classe de mem orias semicondutoras, projetadas para aplica co es nas quais a raz ao entre as opera co es de leitura e escrita e muito alta. Tecnicamente, uma ROM pode ser escrita (programada) apenas uma vez, e esta opera ca o normalmente e realizada na f abrica. Depois disso, as informa co es podem ser somente lidas da mem oria. Outros tipos de ROM s ao na verdade RMM (read-mostly memories), nas quais se pode escrever mais de uma vez; por em a opera ca o de escrita e mais complicada do que a de leitura, e n ao e realizada freq uentemente. Os v arios tipos de ROM ser ao apresentadas em forma de semin arios. Todas as ROMs s ao n ao-vol ateis e armazenam dados quando a energia e removida. 15.Dispositivos de Mem oria Est atica: Dispositivos de mem oria semicondutora nos quais os dados permanecem armazenados enquanto a energia est a presente, sem a necessidade de reescrever periodicamente os dados. na mem oria. 16.Dispositivos de Mem oria Din amica: Dispositivos de mem oria semicondutora nos quais os dados n ao permanecem armazenados, mesmo com a energia presente, a menos que os dados sejam periodicamente reescritos na mem oria. Esta u ltima opera ca o e denominada refresh.

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

48

17.Mem oria Principal: Tamb em chamada de mem oria de trabalho do computador. Ela armazena instru co es e dados a mem que a CPU est a acessando no momento. E oria mais r apida num computador e sempre e uma mem oria semicondutora. 18.Mem oria Auxiliar: Tamb em chamada de mem oria de massa porque ela armazena grandes quantidades de informa ca o mais lenta do que a mem externamente a ` mem oria principal. E oria principal e sempre e n aovol atil. Discos magn eticos e CDs s ao dispositivos comuns de mem oria auxiliar.

3.8

Princ pios de Opera c ao da Mem oria

Embora cada tipo de mem oria seja diferente na sua opera ca o interna, certos princ pios b asicos s ao comuns a todas elas.

Figura 3.12: Bloco de mem oria

Todos os dispositivos de mem oria necessitam de diversos tipos diferentes de linhas de entrada e de sa da para realizar as seguintes fun co es: 1.Selecionar o endere co na mem oria que est a sendo acessado para uma opera ca o de leitura ou escrita; 2.Selecionar uma opera ca o de leitura ou escrita que ser a realizada; 3.Fornecer os dados de entrada a serem armazenados na mem oria durante uma opera ca o de escrita; 4.Manter os dados de sa da vindos da mem oria durante uma opera ca o de leitura; 5.Habilitar (ou desabilitar) a mem oria de modo que ela responda(ou n ao) a `s entradas de endere camento e ao comando de leitura/escrita.

3.8.1

Entradas de Endere co

Utilizando o bloco anterior como exemplo, a mem oria armazena 32 palavras, ela tem 32 posi co es de armazenamento diferentes, e portanto possui 32 endere cos bin arios diferentes, variando de 00000 at e 11111 (0 a 31 em decimal). Logo, existem cinco entradas de endere co, A 0 at e A4 . Para acessar cada uma das posi co es de mem oria para uma opera ca o de leitura ou escrita, o c odigo de endere camento de cinco bits para essa posi ca o e aplicado nas entradas de endere co. De um modo geral, N entradas de endere co s ao necess arias para uma mem oria que possui uma capacidade de 2 N palavras. Podemos visualizar a mem oria da gura como um arranjo de 32 registradores, no qual cada registrador guarda uma palavra de quatro bits, conforme mostra o mesmo. Cada posi ca o e mostrada contendo

Eletr onica Digital - 3a Unidade - Prof. Vitor Le ao Filardi

49

quatro c elulas de mem oria que guardam 1s ou 0s, que formam a palavra de dados armazenada nesta posi ca o. Vejamos o seguinte exemplo, a palavra 0110 est a armazenada no endere co 00000, a palavra de dados 1001 est a armazenada no endere co 00001, e assim por diante.

3.8.2

A Entrada R/W

Esta entrada controla qual opera ca o deve ser realizada na mem oria: leitura (R - read) ou Escrita ao existe a barra sobre R, isto indica que a (W - write). A entrada e identicada por R/W , e, como n opera ca o de leitura ocorre quando R/W =1. A barra sobre W indica que a opera ca o de escrita acontece quando R/W =0. Outros identicadores (nomenclaturas de outros autores)s ao usados freq uentemente para essa entrada. Dois dos mais comuns s ao W (escrita) e W E (write enable-habilita ca o de escrita). Novamente, a barra indica que a opera ca o de escrita ocorre quando a entrada est a em BAIXO. Fica subentendido que a opera ca o de leitura ocorre para n vel alto.

3.8.3

Habilita c ao da Mem oria

Muitos sistemas de mem oria tem algum modo de desabilitar completamente uma parte ou toda a mem oria, de modo que ela n ao possa responder a `s outras entradas. Isto e representado na gura anterior pela entrada ME, embora ela possa ter nomes diferentes nos v arios tipos de mem oria, tais como chip enable (CE) ou chip select (CS). Na gura, ela e mostrada como uma entrada ativa em ALTO que habilita a mem oria, de modo que ela n ao responder aa `s entradas de endere co e de R/W . Esse tipo de entrada e u til quando v arios m odulos de mem oria s ao combinados para formar uma mem oria maior.

3.8.4

Exerc cios

cio:Um certo chip de mem oria semicondutora e especicado como 4K X 8. Quantas palavras 1a Exerc podem ser armazenadas neste chip? Qual e o tamanho da palavra? Quantos bits neste chip pode armazenar no total? 2a Exerc cio:Qual das mem orias armazena mais bits: uma mem oria de 5M X 8 ou uma mem oria que armazena 2M palavras com um tamanho de palavra de 16 bits? 3a Exerc cio:Descreve as condi co es de cada entrada e sa da quando o conte udo da posi ca o cujo endere co e 00100 deve ser lido. 4a Exerc cio:Descreva as condi co es de cada entrada e sa da quando a palavra 1110 deve ser escrita na posi ca o de endere co 01101 5a Exerc cio:Uma determinada mem oria tem uma capacidade de 4K X 8. (a)Quantas linhas de entrada de dados e sa da de dados ela tem? (b)Quantas linhas de endere co ela tem? (c)Qual e a sua capacidade em bytes?