Академический Документы
Профессиональный Документы
Культура Документы
__________________________________________________________________________________________________
II.
MATERIAL Y EQUIPO:
01 FET canal N NTE 312 Resistores de 1K, 2K, 10K, 5.6K, 3.3K, 1M 01 Generador de funciones
III.
PARA EL INFORME PREVIO Realice los clculos empleando el simulador ORCAD / Pspice o similar. Ajuste la tensin y frecuencia del generador a los valores de la experiencia. Simule el circuito y anote las tensiones y corrientes que se piden en el experimento para ambos circuitos considerando todos los valores resistivos dados. Determine el estado de corte y saturacin para ambos circuitos.
IV. PROCEDIMIENTO: 1. Con la ayuda del manual o data sheet reconocer los terminales del FET. Dibujar su esquema de pines y colocar sus datos:
UNIVERSIDAD NACIONAL DE INGENIERA FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA Docente: ING. VIRGINIA ROMERO F.
__________________________________________________________________________________________________
V2 12Vdc
R1 2k
D G
C1 Entrada 10uf V1 VOFF = 0 VAMPL = 50mV FREQ = 1KHz R2 R3 1M 1k J1 U312
C2 Salida 10uf
S
R4 10k C3 47uf
+ Vo -
Fig. 1
3. Polarizar el circuito y medir los terminales del FET con respecto a tierra, evaluando el punto de operacin. VD = VDS = VS = VGS = VG = ID =
RS = R 3= 3.3 K
RD = 5.6 K RD = 1 K
VD VS 5. Graficar las curvas de transferencia y las rectas de carga en cada caso. Trazar las rectas de polarizacin y de carga indicando los puntos de operacin logrados. Evaluar por extrapolacin IDss (Corriente de Drenaje de Saturacin) y Vpo, asi como la transconductancia gm. 6. Aplicar una seal V1 de 50mV, 1Khz senoidal y medir la seal Vo a fin de determinar la ganancia del transistor.
Vo =
AV =
V0 Vi
UNIVERSIDAD NACIONAL DE INGENIERA FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA Docente: ING. VIRGINIA ROMERO F.
__________________________________________________________________________________________________
7. Aumentar la amplitud de Vi hasta lograr una deformacin de Vo y determinar la mxima amplitud de la salida que se puede obtener sin distorsin.
Vi (mx.) =
8. Retirar el condensador C3 y evaluar la ganancia, as como la mxima seal obtenible sin distorsin.
AV =
7.33448V
Vo (mx.) =
7.33446V
7.33444V
0V
SEL>> -50mV 0s
0.2ms V(ENTRADA)
0.4ms
0.6ms
0.8ms
1.0ms
1.2ms
1.4ms Time
1.6ms
1.8ms
2.0ms
2.2ms
2.4ms
2.6ms
2.8ms
3.0ms
Forma de onda en la carga y en la entrada con C3 9. Armar el circuito de la figura mostrada (fig. 2), dando el punto Q y la ganancia de tensin. Explicando las ventajas y desventajas que se logra.
C1 0.1uf R2 V1 VOFF = 0 VAMPL = 50mV FREQ = 1KHz R3 3.3k 10k V2 10Vdc R1 33k J1 U312 C2 10uf
Fig. 2
UNIVERSIDAD NACIONAL DE INGENIERA FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA Docente: ING. VIRGINIA ROMERO F.
__________________________________________________________________________________________________
7.334452V
7.334448V
7.334444V
0V
SEL>> -50mV 0s
0.2ms V(ENTRADA)
0.4ms
0.6ms
0.8ms
1.0ms
1.2ms
1.4ms Time
1.6ms
1.8ms
2.0ms
2.2ms
2.4ms
2.6ms
2.8ms
3.0ms
V.
INFORME FINAL: 1. 2. En una tabla compare los valores tericos con los valores experimentales. Qu porcentaje de error hay entre los valores experimentales y los tericos? Cmo los explica? 3. Dibuje la forma de onda de entrada (V1) y de la carga (Vo). Qu relacin de fases hay entre ellas? 4. 5. Qu impedancia de entrada tiene el FET? Qu impedancia de salida tiene el FET?