DEPARTAMENTO DE ELECTRICA Y ELECTRNICA

ASIGNATURA: CIRCUITOS DIGITALES LABORATORIO DE CIRCUITOS DIGITALES TRABAJO OPCIONAL

Integrantes: Estefana Vsquez, Bryan Rivera.

1. Objetivo: Implementar circuitos combinacionales mediante el uso de circuitos integrados de mediana y baja escala de integracin, que puedan aplicarse a situaciones de la vida real. 2. Enunciado del problema:
Disear un SUMADOR-RESTADOR, BCD natural de 2 dgitos (8 bits de datos), con bit de signo de acuerdo a la siguiente figura:
B
B7 B6 B5 B4 B3 B2 B1 B0

A
A7 A6 A5 A4 A3 A2A1 A0

SA

SUMADOR RESTADOR S/R BCD

SB

SR

R7 R6 R5 R4 R3 R2 R1 R0

A: Dgito A

SA: Signo del dgito A

B: Dgito B R: Dgito Respuesta S/R: Operacin: 0: Suma 1: Resta

SB: Signo del dgito B SR: Signo de la respuesta R

El circuito debe realizar la suma o resta de dos nmeros de 2 dgitos BCD natural. El mximo nmero que puede ingresar tanto en A como en B es el 99, por tanto el mximo valor que podr entregar el circuito ser: 99+99=198. El resultado deber ser mostrado en displays

3. Diagrama de bloques desglosado, especificando cada bloque 0 1 suma resta

a8 (signo)

A(a7a0)

0 1

Desactivado Activado

b8 (signo)

0 1

suma resta

B(b7b0)

0 1

Desactivado Activado

s0,s1,s2,s3 (complemento 9)

0 1

Desactivado Activado

comA , comB

0 1

no se complementa se complementa

x0,x1,x2,x3

0 1

Desactivado Activado

x4,x5,x6,x7

0 1

Desactivado Activado

y0,y1,y2,y3

0 1

Desactivado Activado

y4,y5,y6,y7

0 1

Desactivado Activado

acarreo

0 1

Desactivado Activado

z0,z1,z2,z3

0 1

Desactivado Activado

c4

0 1

Desactivado Activado

A>B

0 1

Desactivado Activado

A>B

0 1

Desactivado Activado

R-0,R-1,R-2,R-3

0 1

Desactivado Activado

Q0, Q1,Q2,Q3

0 1

Desactivado Activado

0 1

Desactivado Activado

Signo

0 1

Desactivado Activado

k (acarreo final)

0 1

no tiene acarreo acarreo

Sel

0 1

Desactivado Activado

m0,m1, m2, m3

0 1

Desactivado Activado

z0,z1,z2,z3

0 1

Desactivado Activado

S-0,S-1,S-2,S-3

0 1

Desactivado Activado

Q4, Q5, Q6, Q7

0 1

Desactivado Activado

t-4,t-5,t-6,t-7

0 1

Desactivado Activado

igual1, igual

0 1

Desactivado Activado

DIAGRAMA DE BLOQUE GENERAL La mxima suma que restara nuestro sumador y restador en BCD con bit de signo es 99 mas 99, obteniendo as su mxima suma 198. Para nuestro nmero A y B obtendremos 8 dgitos de entrada y un de bit de signo respectivamente para cada uno, obteniendo as 18 entradas las cuales generaran 13 salidas de las cuales 12 son de los tres nmeros que generara su mxima suma y uno como bit de signo. ) a8 (signo) signo A (a7a0) SUMADOR (t-0t-7) RESTADOR b8(signo)( BCD B (b7b0) t-8

Debido a que nuestro circuito combinacional es tanto un sumador y un restador, debemos generar nuestros posibles nmeros negativos que ingresaran en el caso que exista una resta para cubrir todas las posibilidades que se pueden dar, tanto de

que sea un nmero negativo o positivo. La mejor opcin para complementar nuestro nmero que se encuentra en BCD es el complemento 9. a7 a6 a5 a4 a3 a2 a1 a0 b7 b6 b5 b4 b3 b2 b1 b0

COMPLEMENTO 9

COMPLEMENTO 9

COMPLEMENTO 9

COMPLEMENTO 9

s4 s5 s6 s7

s0 s1 s2 s3

r4 r5

r6 r7

r0 r1 r2 r3

Nuestro circuito debe diferenciar cual signo tomara nuestro segundo digito B, ya que existirn casos en el que la ley de signos entre la operacin que deseamos realizar y el signo del numero influir si nuestro nmero tomara su complemento o su numero original. Ej: -(-9) = 9 no se toma la opcin de complemento b8 sig
SIGNO B8 Y OPERACION

Para que diferencie cual opcin debe tomar (complemento y el numero) debemos comparar el bit de signo del numero con el signo de la operacin a realizar tanto como para A y B. Ej: -99 +(-99)= -198 tomara los complementos para A y B a8 l
CIRCUITO COMBINACIONAL 1

b8 comA l

CIRCUITO COMBINACIONAL 2

comB

Con las opciones ya dadas si debe o no complementarse ingresaremos tanto los nmeros reales como sus complementos a un mux que elegir con su respectivo pin de seleccin en funcin de coma para A y comB para B. a0 s0 a1 s1 a2 s2 a3 s3 a4 s4 a5 s5 a6 s6 a7 s7

comA

4 MUX 2/1

comA

4 MUX 2/1

x0 x1

x2

x3

x4

x5 x6 x7

b0 r0 b1 r1 b2 r2 b3 r3

b4 r4 b5 r5 b6 r6 b7 r7

comB

4 MUX 2/1

comB

4 MUX 2/1

y0 y1 y2 y3

y4 y5 y6 y7

Una vez que ha sido seleccionado cual es la opcin correcta en sus salidas, estas deben ingresar a un sumador para comenzar as con la suma de las Unidades y Decenas que lo realizara posteriormente. Se comenzara con la suma de las unidades. (el acarreo se lo explicara mas adelante) x0 x1 z0 x2 x3 z1 SUMADOR y0 UNIDADES y1 z2 y2 y3 z3 acarreo c4 El resultado que obtenemos de la suma de las unidades puede exceder al nmero 9 que es el mximo valor asignado en BCD, necesitando as ser corregido. Ej: 1001+1001= 10010 Numero no asignado en BCD que necesita correccin. Y posee un acarreo final. Para conocer si este numero excede o no al 1001 (mximo valor asignado en BCD) debemos ingresarlos a un comparador. z0 z1 z2 z3 1001

a
COMPARADOR 7485

A=1001 A>1001

Existe el caso en cual la suma de ambas unidades de A y B es un nmero mayor que 9, y en muchos casos es nmero que genera un acarreo y al ingresar al comparador no es un nmero mayor a 9. Ej: 1001+1001= 1 0010

0010 no es mayor que 9 en nuestro comparador pero su suma si lo es por lo tanto es importante considerar ambas condiciones.

C4(acarreo unidades) A>B

DETERMINADOR DE CORRECCION

Si el nmero necesita ser corregido, utilizaremos el factor de correccin 6, utilizando as un sumador para corregir la suma de las unidades, en el caso que no necesite correccin nuestro diseo no lo realizara. Tierra j j tierra z0 z1 z2 z3 R-0
FACTOR DE CORRECCION 6 UNIDADES 74283

R-1 R-2 R-3

Un caso que se puede dar al realizar la suma o resta, es que su respuesta no sea la correcta y necesite ser complementada. Ej: 5 7= - 2 0101+0010=0111 no es correcto Realizamos su complemento 9 el cual ser 0010 pero su signo no es el correcto por lo tanto debemos buscar el circuito que nos proporcione la respuesta correcta. Primero realizaremos el complemento de nuestras unidades. R-0 Q0 R-1 Q1 COMPLEMENTO 9 R-2 Q2 UNIDADES R-3 Q3 El signo de nuestro sumador restador BCD depender tanto del bit de signo del primero nmero, en este caso a8 y l que es el signo que es la relacin entre la operacin a realizar y el bit de signo del segundo numero b8.

a8 l
SIGNO RESPUESTA

Signo

La respuesta de nuestro sumador restador en BCD puede tener un acarreo final en nuestra respuesta total, este acarreo k y el signo nos indicara si se

complementara o no se complementara. Si existe acarreo no se complementara, si no existe se complementara.

k signo
SELECCION DE COMPLEMENTO

sel

Con los casos posibles que exista o no la necesidad de complementar la funcin, nuestro sumador/ restador debe seleccionar si como respuesta debe elegir el complemento o la respuesta final, la cual lo realizara con un mux de seleccin, obteniendo asi la respuesta de las unidades. sel

R-0 Q0 R-1 Q1 R-2 Q2 R-3 Q3

t-0 t-1
4 MUX 2/1

U t-2 t-3

DECENAS Una vez sumadas las unidades, debemos seguir con las decenas. Sumaremos las decenas de los nmeros q siguen y que dependern del acarreo final que se genere en las unidades o que este numero sea mayor que 9. x4 x5 x6 x7 y4 y5 y6 y7 j m0 m1 m2 m3 c5

SUMADOR DECENAS

Realizamos la misma comparacin que en las unidades, se presente el caso que la suma de estos exceda al numero 9.

m0 m1 m2 m3 1001

a
COMPARADOR 7485

A=B A>B

Si la suma de las decenas genera un acarreo o es mayor que 9 entonces realizaremos el factor de correccin 6.

C5(acarreo unidades) A>B

DETERMINADOR DE CORRECCION

Con el determinador del factor de correccin realizaremos la correccin con e factor de correccin 6 con la ayuda de un sumador.

Tierra k k tierra m0 m1 m2 m3

S-0
FACTOR DE CORRECCION 6 UNIDADES 74283

S-1 S-2 S-3

sel

S-0 Q4 S-1 Q5 S-2 Q6 S-3 Q7

t-4 t-5
4 MUX 2/1

D t-6 t-7

Debido a que la mxima suma que se puede dar es de 99 + 99 y su resultado es 198, entonces tendremos no solo unidades y decenas en nuestra solucin, tambin tendremos el caso que existan centenas.

Si existe la posibilidad que el signo sea 0 y no exista acarreo final k, entonces la respuesta ser positiva, si es negativo y no existe acarreo final k entonces se generara las centenas. signo centenas k
CENTENAS

Si los signos son diferentes para generar signo (negativo) y existe un acarreo final k, entonces generara un acarreo final (acarreo). signo k
CONDICION SUMADOR UNIDADES

acarreo

Si tanto A como B es igual a 9 y existe un acarreo el signo de nuestro resultado ser negativo. Igual 1 acarreo Ac sig.final SIGNO Igual ac RESPUESTA

4. Explique clara y detalladamente el diseo completo Generacin funcin complemento 9 A 0 0 0 0 0 0 0 0 1 1 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1 W 1 1 0 0 0 0 0 0 0 0 X 0 0 1 1 1 1 0 0 0 0 Y 0 0 1 1 0 0 1 1 0 0 Z 1 0 1 0 1 0 1 0 1 0

a8 0 0 1 1 CENTENAS a8 0 0 0 0 1 1 1 1 Signo 0 0 1 1

l 0 1 0 1

comA 0 0 1 1

comB 0 1 0 1

l 0 0 1 1 0 0 1 1

k 0 1 0 1 0 1 0 1

centenas 0 1 0 0 0 0 0 1

k 0 1 0 1

acarreo 0 0 0 1

Ingreso de variables A

Generacin de la resta y signo definitivo entre b8 y operacin.

Ingreso de los nmeros a los displays

Generacin de las funciones para complementar A(a7a0) y B(b7b0)

Generacin del selector para el complemento de A y B

a8

U26:A U27:A
l 1 74LS04 2 1 3 2

comA

U30:B U27:B
4 6 5 7408 comB 3 74LS04 4

a8

7408

Ingreso a los multiplexores para la seleccin del nmero o del complemento.

U12
a0 s0 a1 s1 a2 s2 a3 s3 comA 2 3 5 6 11 10 14 13 1 15 1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12 x0 x1 x2 x3

U13
a4 s4 a5 s5 a6 s6 a7 s7 comA 2 3 5 6 11 10 14 13 1 15 1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12 x4 x5 x6 x7

U14
b0 r0 b1 r1 b2 r2 b3 r3 comB 2 3 5 6 11 10 14 13 1 15 1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12 y0 y1 y2 y3
b4 r4 b5 r5 b6 r6 b7 r7 comB 2 3 5 6 11 10 14 13 1 15

U15
1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12 y4 y5 y6 y7

Ingreso de la seleccin de los multiplexores al sumador (unidades)

U16
x0 x1 x2 x3 y0 y1 y2 y3 acarreo 5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S0 S1 S2 S3 4 1 13 10 z0 z1 z2 z3

Comparador si el nmero excede en 9.

U17
z0 z1 z2 z3 10 12 13 15 9 11 14 1 2 3 4 A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B 74LS85

QA<B QA=B QA>B

7 6 5

igual1

Generacin funcin si el numero posee un acarreo es mayor que 9.

U18:A
1 3 2 74LS32 j

15 9 11 14 1 2 3 4

Ingreso sumador para realizar factor de correccin 6

74LS85

A2 A3 B0 B1 B2 B3 A<B A=B A>B

QA<B QA=B QA>B

7 6 5

U19
j j 5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S0 S1 S2 S3 4 1 13 10 R-0 R-1 R-2 R-3

z0 z1 z2 z3

Complemento de las unidades.

U7:E
R-0 11 74LS04 R-1 Q1 10 Q0

U9:B
R-2 R-1 4 6 5 74LS86 Q2

U8:B
R-3 R-2 R-1 3 4 5 7427 6 Q3

Generacin del selector que elije si se complementan o no las unidades.

U9:D
a8 l 12 11 13 74LS86 5 k 74LS04 signo

UA U27:C
6 1 3 2 7408 sel

Ingreso a un multiplexor si es necesario o no tomar su complemento en funcin del selector.

U24
R-0 Q0 R-1 Q1 R-2 Q2 R-3 Q3 sel 2 3 5 6 11 10 14 13 1 15 1A 1B 2A 2B 3A 3B 4A 4B A/B E 74157 1Y 2Y 3Y 4Y 4 7 9 12 t-0 t-1 t-2 t-3

UA U27:C
1 3 2 7408

Salida Unidades

5 74LS04

R25
50

U22
t-0 t-1 t-2 t-3 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT 74LS47 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

Ingreso al sumador de las decenas

U10
x4 x5 x6 x7 y4 y5 y6 y7 j 5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S0 S1 S2 S3 4 1 13 10 m0 m1 m2 m3

Comparador si la suma de las decenas excede al 9 (mximo numero asignado en BCD)

U11
m0 m1 m2 m3 10 12 13 15 9 11 14 1 2 3 4 A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B 74LS85

QA<B QA=B QA>B

7 6 5

Generacin de la funcin si existe acarreo o es mayor que 9.

U18:B
4 6 5 74LS32 k

Ingreso al sumador para realizar el factor de correccin 6.

U20
m0 m1 m2 m3 5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S0 S1 S2 S3 4 1 13 10 S-0 S-1 S-2 S-3

k k

Complemento de las decenas

U7:F
S-0 9 74LS04 S-1 Q5 8 Q4

U9:C
S-1 S-2 9 8 10 74LS86 Q6

U8:C
S-3 S-2 S-1 9 10 11 7427 8 Q7

Ingreso a un multiplexor si es necesario o no complementar las decenas segn en funcin de selector.

U25
S-0 Q4 S-1 Q5 S-2 Q6 S-3 Q7 sel 2 3 5 6 11 10 14 13 1 15 1A 1B 2A 2B 3A 3B 4A 4B A/B E 74157 1Y 2Y 3Y 4Y 4 7 9 12 t-4 t-5 t-6 t-7

Salida Decenas

R23
50

U21
t-4 t-5 t-6 t-7 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT 74LS47 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

Generacin funcin para las centenas

U27:D
13 74LS04 12 12 11 13 7408

U26:D

U26:B
signo k 4 6 5 7408 acarreo

Salida de las centenas

R26
50

U23
7 1 2 6 4 5 3 A B C D BI/RBO RBI LT 74LS47 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

Generacin funcin del signo de la respuesta final.

U18:C
9 8 10

U26:C
igual1 igual 9 8 10 7408 a8 l

74LS32

U18:D
12 11 13 74LS32

Ingreso a multiplexor para seleccionar que signo tomara.

U28
2 3 5 6 11 10 14 13 1 15 1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12

Salida del signo de la respuesta final

5. Diagrama electrnico

b8

b7

b6

b5

b4

b3

b2

b1

4 3

a8

a7

a6

a5

a4

a3

a2

a1

a0

OFF

ON

1 2

220

DIPSW_2

DSW1
20 19 18 17 16 15 14 13 12 11
OFF ON

U9:A
1 2 3 4 5 6 7 8 9 10

R1
a8 a7 a6 a5 a4 a3 a2 a1 a0 220

R2
220

R3
220

R4
220

R5
220

R6
220

R7
220

R8
220

R9
220 b8

1 3 2 74LS86 l

20 19 18 17 16 15 14 13 12 11

OFF

ON

1 2 3 4 5 6 7 8 9 10

b8 b7 b6 b5 b4 b3 b2 b1 b0

R14 R15 R16 R17 R18 R19 R20 R21 R22

220 220 220 220 220 220 220 220 220

DIPSW_10

b0

DSW3

R24

DSW2

R10
50

R11
50

R12
50

R13
50

DIPSW_10

U7:A
a4 1 74LS04 a5 s5 a8 2 s4 a4 a5 a6 a7

U1
7 1 2 6 4 5 3 A B C D BI/RBO RBI LT 74LS47 3 s6 QA QB QC QD QE QF QG 13 12 11 10 9 15 14 a0 a1 a2 a3 7 1 2 6 4 5 3

U2
A B C D BI/RBO RBI LT 74LS47 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

U3
b4 b5 b6 b7 b8 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT 74LS47 QA QB QC QD QE QF QG 13 12 11 10 9 15 14 b0 b1 b2 b3 7 1 2 6 4 5 3

U4
A B C D BI/RBO RBI LT 74LS47 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

U6:A
a6 a5 1 2 74LS86

U16 U12
s7 a0 s0 a1 s1 a2 s2 a3 s3 comA 2 3 5 6 11 10 14 13 1 15 1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 z0 z1 z2 z3 1Y 2Y 3Y 4Y 4 7 9 12 x4 x5 x6 x7 10 12 13 15 9 11 14 1 2 3 4 1Y 2Y 3Y 4Y 4 7 9 12 x0 x1 x2 x3 acarreo x0 x1 x2 x3 y0 y1 y2 y3 5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S0 S1 S2 S3 4 1 13 10 z0 z1 z2 z3 R-0 11 74LS04 R-1 Q1 a8 a8

U30:B U27:B
3 74LS04 4 4 6 5 7408 comB

U5:A
a7 a6 a5 1 2 13 7427 12

U7:E
10 Q0 l 1

U26:A U27:A
2 74LS04 1 3 2 7408

comA

U9:D
a8 l 12 11 13 74LS86

signo

U7:B
a0 3 74LS04 a1 s1 4 s0

U9:B
R-2 4 6 5 74LS86 3 2 74LS32 j R-3 R-2 R-1 3 4 5 7427 Q2 R-0 Q0 R-1 Q1 R-2 Q2 R-3 Q3 sel 2 3 5 6 11 10 14 13 1 15

UA U27:C
1 3 2 7408 sel 6 74LS04

U24
1A 1B 2A 2B 3A 3B 4A 4B A/B E 74157 1Y 2Y 3Y 4Y 4 7 9 12 t-0 t-1 k t-2 t-3

U17
A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B 74LS85 1

U18:A

R-1

U6:B
a2 a1 4 6 5 74LS86 s2 a4 s4 a5 s5 a6 s6 a7 s7 comA 2 3 5 6 11 10 14 13 1 15

U8:B
6 Q3

R25
50

U13
1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157

U22
t-0 t-1 t-2 t-3 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT 74LS47 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

U5:B
a3 a2 a1 3 4 5 7427 6 s3

QA<B QA=B QA>B

7 6 5

igual1

U7:F
S-0 9 74LS04 R-0 R-1 R-2 R-3 S-1 Q5 8 Q4

U19
j j 5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S-3 S-2 S-1 9 10 11 S0 S1 S2 S3 4 1 13 10

U7:C
b4 5 74LS04 b5 r5 6 r4 b0 r0 b1 r1 b2 r2 b3 r3 comB 2 3 5 6 11 10 14 13 1 15

U25
S-0 Q4 S-1 Q5 S-2 Q6 S-3 Q7 sel Q7 2 3 5 6 11 10 14 13 1 15 1A 1B 2A 2B 3A 3B 4A 4B A/B E 74157 1Y 2Y 3Y 4Y 4 7 9 12 t-4 t-5 t-6 t-7 t-4 t-5 t-6 t-7 7 1 2 6 4 5 3

U9:C
S-1 S-2 9 8 10 74LS86 Q6

R23
50

U14
1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 r7 x4 x5 x6 x7 y4 y5 y6 y7 j 1Y 2Y 3Y 4Y 4 7 9 12 y0 y1 y2 y3 z0 z1 z2 z3

U21
A B C D BI/RBO RBI LT 74LS47 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

U6:C
b6 b5 9 8 10 74LS86 r6

U8:C
8

U5:C
b7 b6 b5 9 10 11 7427 8

U10
5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S0 S1 S2 S3 4 1 13 10 m0 m1 m2 m3

7427

U7:D
b0 13 74LS04 b1 r1 12 r0 b4 r4 b5 r5 b6 r6 b7 r7 r2 comB 2 3 5 6 11 10 14 13 1 15

U15
1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12 y4 y5 y6 y7 m0 m1 m2 m3

U27:D
13 74LS04 12 12 11 13 7408 7 1 2 6 4 5 3

R26 U26:D U23

A B C D BI/RBO RBI LT 74LS47 QA QB QC QD QE QF QG 13 12 11 10 9 15 14 50

U6:D
b2 b1 12 11 13 74LS86

U11
10 12 13 15 9 11 14 1 2 3 4 A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B 74LS85

U18:B
4 6 5 74LS32 k k signo 4 5

U26:B
6 acarreo

7408

U8:A
b3 b2 b1 1 2 13 7427 12 r3

QA<B QA=B QA>B

7 6 5

U18:C
igual 9 8 10 2 3 5 6 11 10 14 13 1 15 11 13 74LS32

U28
1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12

U20
m0 m1 m2 m3 5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S0 S1 S2 S3 4 1 13 10 S-0 S-1 S-2 S-3

U26:C
igual1 igual 9 8 10 7408 a8 l

74LS32

U18:D
12

k k

6. Lista de elementos R1,R2,R3,R4,R5,R6,R7,R8,R9,R14,R15,R16,R17,R18,R19,R20,R21,R22, R23,R24 220 R10,R11,R12,R13,R23,R25,R26 50 U1,U2,U3,U4,U21,U22,U23 7447 2 displays catodo comn 8 displays anodo comn U12,U13,U14,U15,U24,U25 U28 74157 U11,U17 7485 U16,U19,U10,U20 74283 U7 (6/6) 7404 U27 (4/6) 7404 U6 (4/4) 7486 U9 (4/4) 7486 U5 (3/3) 7427 U8 (1/3) 7427 U18 (4/4) 7432 U26 (4/4) 7408 U30 (2/4) 7408 7. Bibliografa http://www.monografias.com/trabajos3/bcd/bcd.shtml http://www.iuma.ulpgc.es/~jrsendra/Docencia/Electronica_Basica/download/tra nsparencias/aritmetica_binaria.pdf http://ocw.uniovi.es/file.php/53/Teoria/Capitulo_VIII.pdf http://es.scribd.com/doc/11565309/Display-de-Siete-Segmentos
8. Conclusiones y recomendaciones

______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________ ______________________________________________________________