Arquitetura de Computadores

BC-1503

Microprocessadores

Guiou Kobayashi

guiou.kobayashi@ufabc.edu.br

3o Quadrimestre, 2012

Arquitetura de Computadores

CONTEDO PROGRAMTICO:
- Histria e Evoluo dos Computadores e Sistemas - Estrutura de Computadores Digitais - Lgica Digital Binria - Processamento - Instrues e linguagem de mquina - Microprocessadores modernos: pipeline, super escalar, RISC - Memrias cache e gerenciamento de memrias - Arquitetura de computadores pessoais - Arquitetura de Computadores Paralelos - Sistemas Computacionais: desempenho e confiabilidade

Microprocessadores

Arquitetura de Computadores
Microprocessador 4004 8008 8080 8086 286 386 486 DX Pentium Pentium II Pentium III Pentium 4 Ano 1971 1972 1974 1978 1982 1985 1989 1993 1997 1999 2000 Transistores 2,250 2,500 5,000 29,000 120,000 275,000 1,180,000 3,100,000 7,500,000 24,000,000 42,000,000

Lei de Moore: O nmero de transistores integrados em um nico Chip dobra a cada 18 meses

Microprocessadores

Arquitetura de Computadores
RISC x CISC RISC: Reduced Instruction Set Computer. Exemplo: UltraSpark - Workstation SUN CISC: Complex Instruction Set Computer. Exemplo: Pentium Intel RISC: Objetivo: desenvolver um processador com um conjunto simplificado de instrues para reduzir os ciclos de mquina necessrios para execuo de uma instruo. Em compensao, funes complexas exigiriam mais instrues para serem executadas. - Processadores sem microprogramas (sem interpretao) - Ganho: instrues at 10 vezes mais rpidas que CISC. Princpios de Projeto: - Todas instrues executadas por hardware - Maximizar a taxa de execuo de instrues - Instrues devem ser fceis de decodificar - restringir o acesso memria: somente LOAD e STORE - ter bastante registradores Problemas: - compatibilidade com softwares existentes - CISC implementa parte das idias do RISC. Exemplo: instrues mais simples so executadas por circuitos RISC (arquiteturas hbridas)
Microprocessadores 4

Arquitetura de Computadores
DIAGRAMA DE TEMPOS DO PROCESSADOR
CICLO DE INSTRUO Ciclo de Mquina Quadratura Clock: Oscilador Q1 Q2 Q3 Q4 PC Fetch: leitura instruo Executa instruo Incrementa PC PC PC + 1 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4

Microprocessadores

Arquitetura de Computadores
PIPELINE Execuo de um instruo em vrias partes, cada parte sendo executada por um hardware dedicado (estgios), e todos executando ao mesmo tempo, em paralelo. Exemplo: pipeline de 5 estgios, com execuo simultnea de 5 instrues

Microprocessadores

Arquitetura de Computadores
SUPERESCALAR Se um pipeline bom, dois melhor... Intel 486: u pipeline (principal) v pipeline Compilador: - gera pares compatveis de instrues

Porque no quatro pipelines? - complexidade de hardware, com muitas interconexes - interdependncia entre as instrues: dificuldade em Compilao, sem ganhos significativos

Pentium: unidades de execuo especializados

Microprocessadores 7

Arquitetura de Computadores
MEMRIAS CACHE Avanos da tecnologia microeletrnica possibilita a integrao de circuitos cada vez menores e mais rpidos. microprocessadores cada vez mais rpidos memrias mais densas em detrimento da velocidade ampliao da diferena de velocidade entre processadores e memria Memrias Cache: memrias estticas (SRAM) de grande velocidade mas baixa densidade utilizadas para compatibilizar as velocidades entre processador e a memria palavras-chaves: taxa de acerto (hit-rate); write-back (estratgia de escrita de dados) previso de saltos (branch prediction); execuo fora de ordem

Cache: L1: nvel 1, mais prxima ao processador (on-chip) L1 I: cache de instrues L1 D: cache de dados L2: nvel 2 (on-chip) L3: nvel 3 (motherboard) L4: nvel 4 ...
Microprocessadores 8

Arquitetura de Computadores
Arquitetura do controle de cache do P6 (base dos processadores Pentium III)

Microprocessadores

ref.: IA-32 Intel Architecture Manual

Arquitetura de Computadores
Arquitetura NetBurst: Pentium 4 e Xeon

Microprocessadores

ref.: IA-32 Intel Architecture Manual

10

Arquitetura de Computadores
Intel Hyper-Threading - Execuo paralela de dois conjuntos independentes de instrues (threads) - Dois processadores lgicos com registradores independentes, mas compartilha um processador fsico e barramento do sistema (system bus) - Necessita do suporte do Sistema Operacional, com chipset e BIOS adequados Processador IA-32 com Hyper-Threading Reg Reg Sistema tradicional com Multiprocessadores (dois processadores Xeon) Reg Ncleo Processador IA-32 processador Reg Ncleo Processador IA-32 processador

Ncleo Processador IA-32 processador

System Bus Dois processadores lgicos compartilhando o Ncleo e o System Bus

Microprocessadores

System Bus

System Bus

Cada processador possui o seu prprio Ncleo e System Bus

11

Arquitetura de Computadores
MICROPROCESSADORES DA FAMILIA INTEL

L2 externo

Microprocessadores

ref.: IA-32 Intel Architecture Manual

12

Arquitetura de Computadores

Centrino Notebooks Microprocessadores 13

Arquitetura de Computadores
INTEL ITANIUM, ITANIUM 2: IA-64
Iniciativa da Intel em criar uma nova famlia de processadores a partir do zero, sem a complexidade do IA-32 e sem o compromisso da compatibilidade do software. - arquitetura 64 bit; ncleo RISC - modelo: EPIC (Explicitly Parallel Instruction Computing) Instrues: grupos de trs instrues, chamados de Bundle (128 bits) Compilador: assegurar que as trs instrues so compatveis entre si . reordenar instrues . checar as dependncias entre as instrues (dados e condicionantes) . rastrear as unidades internas do processador . escalao das instrues - compilador mais complexo mas, uma vez otimizado o programa, todos as execues subsequentes sero beneficiadas.

Execuo Predicativa: resolver o problema dos saltos (branches) condicionais

If (R1 = 0) then R2 = R3; Label 1: If (R1 = R2) then R3 = R4 + R5 else R6 = R4 - R5 Label 1: Microprocessadores Label 2: MOV SUB JNZ MOV ADD GOTO MOV SUB ACC, R1 ACC, R2 Label 1 R3, R4 R3, R5 Label 2 R6, R4 R6, R5 CMPEQ R1, R2, P4 <P4> ADD R3, R4, R5 <P4> SUB R6, R4, R5 MOV JNZ MOV ACC, R1 Label 1 R2, R3 CMOVZ R2, R3, R1

14

Arquitetura de Computadores
BENCHMARK: INTEL x AMD
Benchmark: Comparativo de performance baseado na execuo de grupos de aplicativos padronizados. - aplicativos comerciais (office) - aplicativos Multimdia (content criation) - jogos 3D - aplicaes cientficas (ponto flutuante) - aplicaes banco de dados (data intensive) Realizados por empresas independentes / auditorias Comparao (ref:: Software Performance Guide AMD) Athlon XP 3000+ x Pentium4 3,06 GHz

Microprocessadores

15

Arquitetura de Computadores
BENCHMARK: INTEL x AMD

Comparao Opteron com Xeon, utilizando o aplicativo de ERP, da SAP

Fonte: www.amd.com
Microprocessadores 16

Arquitetura de Computadores
COMPARAO: INTEL x AMD Comparao de microprocessadores para servidores: AMD Atholon MP (MultiProcessor) x Pentium III e Xeon
Feature AMD Athlon MP Processor 9 3 3 3 128KB 256KB on-chip 384KB 384KB 266MHz 3DNow! Professional (includes SSE) Pentium III / Pentium III Xeon 5 2 1 1 32KB 256KB 288KB 256KB 133MHz SSE Xeon

Operations per clock cycle Integer pipelines Floating point pipelines Full x86 decoders L1 cache size L2 cache size Total on-chip full-speed cache Total effective on-chip fullspeed cache System bus speed 3D Enhancement Instructions

6 4 2 1 12k op + 8KB 256KB on 1.7GHz / 512KB 264KB + 12k op on 1.7GHz / 520KB 256KB on 1.7GHz / 512KB 400MHz on 2.80GHz / 533MHz on 2.0GHz SSE2

Athlon XP 3200+ tem barramento de dados de 400 MHz, contra um mximo de 333 MHz nos modelos anteriores. O clock do processador de 2,2 GHz, e, a memria cache total, de 640 KB. Segundo a AMD, o novo chip , em mdia, 6% mais rpido que o Pentium 4 de 3 GHz
Microprocessadores 17

Arquitetura de Computadores
MICROPROCESSADORES NO CONVENCIONAIS Matriz 4 x 4 de processador e circuitos de interconexo Interconexo: - 4 redes ponto a ponto - 32 bits a 225 MHz

RAW microprocessor: - clock: 2 GHz - 32 bits RISC - L1: 2 MBytes - 3 ULAs

Conexes externas: - memria principal - portas E/S - interface PCI - X

Desenvolvido pelo Lab. Computer Science MIT (ref. IEEE Micro maro / 2002)
Microprocessadores 18

Arquitetura de Computadores
MICROPROCESSADORES NO CONVENCIONAIS - 2 Power4 IBM: processador de alta confiabilidade desenvolvido para montagens modulares

- 32 bits - 1,3 GHz - L1: 64 KB + 32 KB - L2: compartilhado

Microprocessadores 19