Dispositivos CPLD y FPGA

04/02/2006

Dispositivos CPLD y FPGA

04/02/2006

Dispositivos CPLD y FPGA

04/02/2006

Dispositivos CPLD y FPGA

04/02/2006

Dispositivos CPLD y FPGA

04/02/2006

Dispositivos CPLD y FPGA

04/02/2006

Dispositivos CPLD y FPGA

04/02/2006

Dispositivos CPLD y FPGA

04/02/2006

Dispositivos CPLD y FPGA

04/02/2006

Tarea
Tarea 4 Describir detalladamente la tecnologa Antifuse para programar FPGAs y contestar lo siguiente: Qu fabricante la utiliza? Y si es reprogramable? Explicar detalladamente como se realizan las interconexiones en un FPGA En ambos casos utilizar imgenes que refuerzen la explicacin Enlistar las principales patentes relacionadas a los FPGAs? Qu metodologa deiseo utiliza VHDL? Fecha de entrega: 8/02/2006
04/02/2006

Diseo electrnico con CAD

Qu es CAD? Computer aided design. Diseo computadora. De donde surge EDA. asistido por

Por qu surge VHDL? Necesidad de compartir informacin entre integrantes y equipos de un proyecto Necesidad de reutilizar mdulos que ya han sido desarrollados, depurados y probados Necesidad de tener un lenguaje portable a diversos fabricantes Tener un lenguaje estructurado para modelar, simular y sintetizar circuitos digitales
04/02/2006

Diseo electrnico con CAD

Breve historia de VHDL
es desarrollado en los aos 80s por el departamento de defensa de EU como parte del programa Very High Speed Integrated Circuits (VHSIC). de varias revisiones por el gobierno de E.U, industrias y universidades, la IEEE (Instituto de Ingenieros Elctricos y Electrnicos) public en diciembre del 87 el estndar IEEE 1076-1987
Despus VHDL

Un ao despus todos el departamento de defensa rediseo sus ASIC en el formato VHDL. Por lo que en 1993 se adiciono el estndar VHDL IEEE 1164

04/02/2006

Diseo electrnico con CAD

04/02/2006

Diseo electrnico con CAD

VHDL y los lenguajes de programacin Similitudes
Similitudes VHDL es un lenguaje estructurado Reutilizacin de submdulos Portable Diferencias Los comandos no siempre son procesados secuencialemnte VHDL no se compila en un ejecutable, sino que se sintetiza en un circuito digital
04/02/2006

Diseo electrnico con CAD

Ventajas de VHDL para el diseo digital
reconocido por fabricantes de dispositivos digitales y herramientas CAD Ciclo de diseo, realizacin y depuracin integrado La mayor parte de los errores de diseo se localizan durante la compilacin y simulacin, evitando ciclos de fabricacin y depuracin prolongados VHDL es un lenguaje moderno, poderoso y general Permite la concepcin modular y jerrquica de sistemas electrnicos Permite mezclar diferentes niveles de abstraccin al describir un sistema digital VHDL permite la descripcin y simulacin de eventos concurrentes (paralelos)
04/02/2006

Estandar

Diseo electrnico con CAD

Metodologas de diseo
El

termino Diseo Bottom-Up (diseo de abajo hacia arriba) se aplica al mtodo de diseo mediante el cual se realiza la descripcin del circuito o sistema que se pretende realizar, empezando por describir los componentes mas pequeos del sistemas para, mas tarde, agruparlos en diferentes mdulos, y estos a su vez en otros mdulos hasta llegar a uno solo que representa el sistema completo que se pretende realizar.

04/02/2006

Diseo electrnico con CAD

04/02/2006

Diseo electrnico con CAD

Metodologas de diseo
El

diseo Top-Down es, en su mas pura forma, el proceso de capturar una idea en un alto nivel de abstraccin, e implementar esa idea primero en un muy alto nivel, y despus ir hacia abajo incrementando el nivel de detalle, segn sea necesario. El sistema inicial se ha dividido en diferentes mdulos, cada uno de los cuales se encuentra a su vez subdividido hasta llegar a los elementos primarios de la descripcin.

04/02/2006

Diseo electrnico con CAD

04/02/2006