Construccion de Un Compensador Binario Tiristorizado e Interconexio Con Un Filtro Activo Apralelo para La Compensacion de Cargas Trifasicas Contaminantes

PONTIFICIA UNIVERSIDAD CATOLICA DE CHILE
ESCUELA DE INGENIERIA
DEPARTAMENTO DE INGENIERA ELCTRICA

CONSTRUCCIN DE UN
COMPENSADOR BINARIO
TIRISTORIZADO E INTERCONEXIN
CON UN FILTRO ACTIVO PARALELO
PARA LA COMPENSACIN DE
CARGAS TRIFSICAS
CONTAMINANTES
YAMILLE ELLEND DEL VALLE KESSRA

Memoria para optar al grado de
Ingeniero Civil Industrial
Diploma en Ingeniera Elctrica

Profesor Supervisor:
JUAN W. DIXON R.

Santiago de Chile, 2001
PONTIFICIA UNIVERSIDAD CATOLICA DE CHILE
ESCUELA DE INGENIERIA
DEPARTAMENTO DE INGENIERA ELCTRICA

CONSTRUCCIN DE UN
COMPENSADOR BINARIO
TIRISTORIZADO E INTERCONEXIN
CON UN FILTRO ACTIVO PARALELO
PARA LA COMPENSACIN DE
CARGAS TRIFSICAS
CONTAMINANTES
YAMILLE ELLEND DEL VALLE KESSRA

Tesis presentada a la Comisin integrada por los profesores:

JUAN DIXON R.
LUIS MORN T.
DAVID WATTS C.

Para completar las exigencias del grado
de Ingeniero Civil Industrial, Diploma en Ingeniera Elctrica

Santiago de Chile, 2001
ii

En reconocimiento:
A mis padres, Julio y Yamille, por
haberme educado y haber hecho de mi
la persona que soy.
A mi hermanita Ilenne, por ser alegra
de nuestro hogar.
A mi esposo, Marcos, porque la vida
cobr sentido el da en que le conoc.
Los Amo!
iii
AGRADECIMIENTOS
Quisiera expresar mis agradecimientos a todas aquellas personas que
participaron directa o indirectamente en la elaboracin de este trabajo: a mi profesor
gua Dr. Juan Dixon R., al profesor Dr. Luis Morn T. y a Conicyt por su
financiamiento a travs del Proyecto Fondecyt N 1990413. Quisiera agradecer
adems a Micah Ortzar por su participacin en este trabajo.
Adicionalmente agradezco al Departamento de Asistencia
Socioeconmica D.A.S.E., a la Fundacin de Ingenieros F.I.U.C y la Federacin de
Alumnos F.E.U.C. de la Pontificia Universidad Catlica de Chile que me ayudaron a
solventar mis estudios durante los seis aos de carrera.
En forma particular, doy gracias a los todos los profesores que
fomentaron mi desarrollo acadmico e investigativo y me permitieron trabajar como
ayudante dentro de la Facultad de Matemtica, el Departamento de Ingeniera
Elctrica y el Departamento de Ingeniera en Sistemas, principalmente al profesor
Dr. Nicols Majluf por la confianza demostrada y sus valiosas enseanzas.
Muy especialmente manifiesto todo mi agradecimiento a Dios y mi
familia, especialmente a mi esposo Marcos, por todo el apoyo, cario y colaboracin
que me brindaron.
iv

INDICE GENERAL
Pg.
DEDICATORIA.. ............................................................................................................................... ...ii
AGRADECIMIENTOS ........................................................................................................................ iii
INDICE DE TABLAS ......................................................................................................................... vii
INDICE DE FIGURAS....................................................................................................................... viii
RESUMEN ......... ...................................................................................................................................xi
ABSTRACT......................................................................................................................................... xii
I INTRODUCCIN..............................................................................................................................1
1.1 Tcnicas de compensacin de cargas trifsicas lineales y contaminantes. ......................... 1
1.2 Objetivos de la memoria..................................................................................................... 5
1.3 Observaciones previas del trabajo de memoria. ................................................................. 6
1.4 Organizacin de los contenidos de la memoria. ................................................................. 7
II COMPENSACIN DE CARGAS TRIFSICAS LINEALES. .......................................................9
2.1 Principios de compensacin de reactivos. .......................................................................... 10
2.2 Configuracin propuesta para el compensador binario tiristorizado. ................................. 14
2.2.1 Principio de funcionamiento de las ramas capacitivas........................................15
2.3 Sistema de control para el compensador binario tiristorizado. ........................................... 18
2.3.1 Control directo.................................................................................................18
2.3.2 Control de disparo...........................................................................................22
III IMPLEMENTACIN DE UN PROTOTIPO DE COMPENSADOR BINARIO
TIRISTORIZADO. ...................................................................................................25
3.1 Descripcin del circuito de potencia. ................................................................................. 26
3.1.1 Diodos y tiristores............................................................................................26
3.1.2 Circuitos de proteccin de tiristores.................................................................27
3.1.3 Condensadores.................................................................................................29
3.2 Descripcin del circuito digital. ......................................................................................... 31
v

3.2.1 Circuito de toma de muestras del voltaje de alimentacin..................................31
3.2.2 Circuito de toma de muestras de las corrientes de carga....................................34
3.2.3 Circuito del microprocesador............................................................................37
3.2.4 Circuito de disparo...........................................................................................38
3.3 Filtro pasivo de tensin. ..................................................................................................... 40
IV RESULTADOS PARA CARGAS TRIFSICAS LINEALES. ....................................................46
4.1 Resultados de simulaciones para cargas trifsicas lineales. ............................................... 46
4.2 Resultados experimentales para cargas trifsicas lineales. ................................................. 51
V COMPENSACIN DE CARGAS TRIFSICAS CONTAMINANTES.......................................58
5.1 Filtro activo paralelo. ......................................................................................................... 58
5.1.1 Principio de funcionamiento.............................................................................59
5.1.2. Control Proporcional-Integral (PI)..........................................................................63
5.2 Interconexin del compensador y el filtro activo paralelo. ................................................ 66
VI RESULTADOS PARA CARGAS TRIFSICAS CONTAMINANTES......................................71
6.1 Resultados de simulaciones para cargas trifsicas contaminantes...................................... 71
6.1.1. Sistema compensador y filtro activo paralelo..........................................................71
6.1.2 Configuracin del filtro pasivo en base a simulaciones......................................78
6.2 Resultados experimentales para cargas trifsicas contaminantes. ...................................... 86
6.2.1 Configuracin del filtro pasivo en base a resultados experimentales..................86
6.2.2 Sistema compensador en configuracin estrella y filtro activo
paralelo..............89
VII CONCLUSIONES Y DESARROLLOS FUTUROS. ..................................................................94
BIBLIOGRAFIA. .................................................................................................................................99
A N E X O S....... ................................................................................................................................103
ANEXO A : IMPLEMENTACIN DEL SISTEMA DE CONTROL DEL COMPENSADOR
BINARIO TIRISTORIZADO A TRAVS DE UN MICROPROCESADOR
PIC17C756 (PROGRAMA EN LENGUAJE ASSEMBLER)............................104
ANEXO B : FICHA TCNICA DEL MICROPROCESADOR PIC17C756.....................................121
vi

ANEXO C : FICHA TCNICA DEL TIRISTOR 25RIA60. .............................................................122
ANEXO D : FICHA TCNICA DEL DIODO IR8018/16F100.........................................................123
ANEXO E: FICHA TCNICA DEL SENSOR DE CORRIENTE LEM LA25NP. ..........................124

vii
INDICE DE TABLAS
Pg.
Tabla 3.1: Caractersticas de los Diodos. ..............................................................................................27
Tabla 3.2: Caractersticas de los Tiristores. ..........................................................................................27
Tabla 3.3: Valores de los elementos del circuito de proteccin. ...........................................................28
Tabla 3.4: Valores de las ramas capacitivas por fase del compensador. ...............................................30
Tabla 3.5: Caractersticas de los capacitores.........................................................................................30
Tabla 3.6: Interrupciones internas del microprocesador. ......................................................................38
Tabla 3.7: Valores de los componentes del filtro. .................................................................................43
Tabla 4.1: Parmetros de carga en la prueba de compensacin de carga equilibrada. ..........................47
Tabla 4.2: Parmetros de carga en la prueba de compensacin de carga desequilibrada......................50
Tabla 4.3: Parmetros del motor de induccin......................................................................................52
Tabla 5.1: Valores de los elementos del filtro activo paralelo. .............................................................60
Tabla 5.2: Valores de los parmetros de control del filtro activo paralelo............................................65
Tabla 6.1: Eventos de la simulacin del sistema compensador_filtro activo. .......................................72
Tabla 6.2: Parmetros de carga lineal, simulacin del sistema compensador-filtro activo. ..................73

viii
INDICE DE FIGURAS
Pg.

Figura 1.1: Compensadores estticos de reactivos (SVC). (a) Condensador conmutado por tiristores, (b)
Inductor conmutado por tiristores. ..................................................................................... 3
Figura 2.1: Carga trifsica y compensador, ambos en configuracin delta............................................ 10
Figura 2.2: Configuracin Propuesta por fase........................................................................................ 14
Figura 2.3: Configuracin propuesta para una rama de condensadores................................................. 15
Figura 2.4: Componente en cuadratura de una corriente dada............................................................... 20
Figura 2.5: Seales generadas por el microprocesador. ......................................................................... 23
Figura 3.1: Fotografa del compensador de reactivos. ........................................................................... 26
Figura 3.2: Circuito de Proteccin contra dV/dt. ................................................................................... 28
Figura 3.3: Fotografa del diodo, tiristor y circuito de proteccin del compensador. ............................ 29
Figura 3.4: Fotografa de los condensadores del compensador. ............................................................ 30
Figura 3.5: Diagrama del circuito de toma de muestras de tensin........................................................ 32
Figura 3.6: Seales de entrada y salida de la tarjeta de toma de muestras de tensin. ........................... 33
Figura 3.7: Fotografa del circuito de toma de muestras de tensin....................................................... 34
Figura 3.8: Diagrama del circuito de toma de muestras de corriente de carga...................................... 35
Figura 3.9: Seales de entrada y salida de la tarjeta de toma de muestras de corriente. ........................ 36
Figura 3.10: Fotografa del circuito de toma de muestras de corriente. ................................................. 36
Figura 3.11: Diagrama del circuito de disparo de los tiristores.............................................................. 39
Figura 3.12: Fotografa del circuito de disparo de los tiristores............................................................. 40
Figura 3.13: Filtro pasivo del compensador........................................................................................... 41
Figura 3.14: Equivalente fase-neutro del filtro pasivo de tensin.......................................................... 42
Figura 3.15: Diagrama de Bode del filtro pasivo, Magnitud [dB] v/s Frecuencia [Hz]. ....................... 43
Figura 3.16: Diagrama de Bode del filtro pasivo, Fase [] v/s Frecuencia [Hz]. ................................... 44
Figura 3.17: Fotografa del filtro pasivo de tensin. .............................................................................. 45
Figura 4.1: Esquema de simulacin de compensador y carga equilibrada. ............................................ 47
Figura 4.2: Resultados de simulacin, prueba de compensacin de carga equilibrada.......................... 48
Figura 4.3: Esquema de simulacin de compensador y carga desequilibrada........................................ 49
Figura 4.4: Resultados de simulacin, prueba de compensacin de carga desequilibrada. ................... 50
Figura 4.5: Esquema de conexin de compensador y carga lineal......................................................... 52
ix
Figura 4.6: Resultados experimentales, carga equilibrada, R
s
=44 []. Voltaje de alimentacin (V
s
, 80
[V/div]) y Corriente de carga (I
L
, 1.25 [A/div]). ................................................................ 53
s
s
, 80
[V/div]) y Corriente de lnea (I
s
, 1.25 [A/div])................................................................... 53
s
s
, 80
[V/div]) y Corriente de compensacin (I
c
, 0.5 [A/div]). .................................................... 54
s
=44 []. Corriente de cada condensador del
compensador (I
c15uF
e I
c30uF
, 1 [A/div]). .............................................................................. 55
s
s
, 80
[V/div]) y Corriente de lnea (I
s
, 1 [A/div])........................................................................ 55
s
=22 []. Corriente de cada condensador
del compensador (I
c15uF
e I
c30uF
, 1 [A/div]). ........................................................................ 56
Figura 5.1: Fotografa del filtro activo paralelo. .................................................................................... 59
Figura 5.2: Filtro activo paralelo con inversor fuente de voltaje. .......................................................... 60
Figura 5.3: Esquema de control proporcional integral. .......................................................................... 64
Figura 5.4: Esquema de interconexin del compensador en configuracin delta y el filtro activo
paralelo..... .......................................................................................................................... 67
Figura 5.5: Esquema de interconexin del compensador en configuracin estrella y el filtro activo
paralelo. 67
Figura 5.6: Fotografa del sistema interconectado compensador-balanceador. ..................................... 70
Figura 6.1: Esquema de simulacin de compensador en configuracin delta, filtro activo y carga
contaminante. ..................................................................................................................... 72
Figura 6.2: Resultados obtenidos, compensador (configuracin delta), filtro activo y carga
contaminante. ..................................................................................................................... 74
Figura 6.3: Esquema de simulacin de compensador en configuracin estrella, filtro activo y carga
contaminante. ..................................................................................................................... 75
Figura 6.4: Resultados obtenidos, compensador (configuracin estrella), filtro activo y carga
contaminante. ..................................................................................................................... 76
Figura 6.5: Resultados obtenidos, sin filtro pasivo y neutro flotante..................................................... 79
Figura 6.6: Resultados obtenidos, sin filtro pasivo y neutro conectado a tierra..................................... 81
Figura 6.7: Esquema de simulacin de compensador en configuracin estrella, filtro activo y neutro
capacitivo. .......................................................................................................................... 82
Figura 6.8: Resultados obtenidos, Inductores de 5 [mH] y neutro capacitivo. ...................................... 83
x
Figura 6.9: Resultados obtenidos, Inductores de 15 [mH] y neutro capacitivo. .................................... 84
Figura 6.10: Resultados experimentales, carga lineal, Rs=44 []. Corriente de lnea (Is, 1 [A/div]),
Corriente compensada (Ip, 1 [A/div]) y Corriente de compensacin (Ic, 1 [A/div]).
Esquema de conexin sin filtro pasivo, slo con inductor serie de 0.1 [mH] y neutro
flotante. Escala de tiempo 5 [ms/div]. ................................................................................ 87
Figura 6.11: Resultados experimentales, carga lineal, Rs=44 [].Corriente de lnea (Is, 1 [A/div]),
Esquema de conexin con filtro pasivo, con inductor serie de 0.1 [mH] y capacitor de 8
[F]. Escala de tiempo 5 [ms/div]. ..................................................................................... 88
Figura 6.12: Resultados experimentales, carga lineal, Rs=44 [].Corriente de lnea (Is, 1 [A/div]),
Esquema de conexin con filtro pasivo, con inductor serie de 0.1 [mH] y capacitor de 20
[F]. Escala de tiempo 5 [ms/div]. ..................................................................................... 89
Figura 6.13: Esquema de conexin de compensador-filtro activo y carga contaminante. ..................... 90
Figura 6.14: Resultados experimentales, con carga contaminante. Corriente de lnea (Is, 2.5 [A/div]),
Corriente del filtro (If, 2.5 [A/div]), Corriente de compensacin (Ic, 1 [A/div]) y Corriente
de carga (I
L
, 2.5 [A/div]). Escala de tiempo 5 [ms/div]...................................................... 91
Figura 6.15: Resultados experimentales, carga contaminante. Voltaje de alimentacin (Vs, 150 [V/div])
y Corriente de carga (I
L
, 2.5 [A/div]). Escala de tiempo 5 [ms/div]................................... 92
Figura 6.16: Resultados experimentales, carga contaminante. Voltaje de alimentacin (Vs, 150 [V/div])
y Corriente de lnea (Is, 2.5 [A/div]). Escala de tiempo 5 [ms/div].................................... 92
Figura 6.17: Resultados experimentales, carga contaminante. Corriente de cada condensador del
compensador (Ic15uF e Ic30uF, 1 [A/div]). Escala de tiempo 5 [ms/div]. ........................ 93

xi
RESUMEN
Este trabajo presenta un completo sistema de compensacin que es capaz
de corregir el factor de potencia y eliminar componentes armnicas generadas por
una carga no lineal. El sistema se encuentra basado en la interconexin entre un
Compensador Binario Tiristorizado y un Filtro Activo paralelo.
El Compensador Binario Tiristorizado corrige el factor de potencia y
balancea los requerimientos de potencia reactiva de la carga, en tanto que el Filtro
Activo elimina las componentes armnicas e inyecta la pequea componente
fundamental reactiva que el compensador no es capaz de entregar debido a su
operacin binaria.
El Compensador Binario Tiristorizado se basa en una cadena de
capacitores escalados en forma binaria, lo cual permite (con un adecuado nmero de
capacitores) una variacin suave de la potencia reactiva entregada con una
generacin de armnicos nula. Los condensadores se conectan en el momento en que
el voltaje de alimentacin alcanza su valor mnimo negativo de modo de evitar
corrientes de inrush. El Filtro Activo opera sensando las corrientes de lnea en la
fuente y forzndolas a ser sinusoidales.
Cada equipo opera en forma independiente, haciendo que el sistema de
control sea ms simple y verstil, de este modo el sistema interconectado es capaz de
responder a las perturbaciones o variaciones en la carga en un periodo de tiempo
aproximado de dos ciclos.
El presente trabajo analiza la interconexin propuesta, su funcionamiento
y muestra los resultados experimentales y de simulaciones obtenidos bajo diferentes
configuraciones del Compensador Binario Tiristorizado (conexin estrella y delta) y
bajo distintas condiciones de carga.

xii
ABSTRACT
This work presents a full compensating system which is able to eliminate
harmonics and correct power factor. The system is based on the interconnection of a
Thyristor Binary Compensator and a PWM IGBT Active Power Filter in cascade.
The Thyristor Binary Compensator corrects the power factor and
balances the reactive power requirements of the load connected to the system. The
Active Power Filter eliminates the load harmonics and compensates the small
amounts of power factor that the Thyristor Binary Compensator cannot eliminate due
to its binary operation.
The Thyristor Binary Compensator is based on a chain of binary scaled
capacitors. This topology allows, with an adequate number of capacitors, a soft
variation of reactive power compensation and a null generation of harmonics. The
capacitors are connected when the line voltage reaches its peak value, avoiding
inrush currents generation. The Active Power Filter measures the source currents and
forces them to be sinusoidal.
Each equipment works independently, making the control of the system
simpler and more reliable. The system is able to respond to many kinds of transient
perturbations in no more than a couple of cycles.
This work analyzes the proposed circuit, its principles of operation and
shows the simulation and experimental results obtained with different configurations
of the Thyristor Binary Compensator (star and delta configuration), working under
different types of loads.
1

I INTRODUCCIN
El presente captulo, tal como su nombre lo indica, pretende introducir
los distintos aspectos relacionados a este trabajo. En primer trmino se presenta una
base de conocimientos generales sobre la temtica de compensacin de reactivos a
travs de diversos mtodos que son actualmente empleados. De ellos se explican sus
principales ventajas, as como tambin sus desventajas.
En segundo lugar se exponen los principales propsitos de la
investigacin llevada a cabo a travs de los objetivos de la memoria. A partir de ellos
se perfila una presentacin global del proyecto y de sus caractersticas. stas ltimas
se encuentran orientadas a mejorar las desventajas de los mtodos ya descritos en la
forma ms simple posible.
Finalmente, como tercera parte de este captulo se encuentra la
organizacin de los contenidos de la memoria, que cumple con el objeto de ilustrar el
orden de los captulos de acuerdo con las temticas tratadas y la relacin existente
entre ellos.

1.1 Tcnicas de compensacin de cargas trifsicas lineales y
contaminantes.
El concepto de compensacin puede entenderse como el manejo de la
potencia reactiva de modo de mejorar la calidad de suministro en un sistema
elctrico [Moran90].
Visto desde el punto de vista de la carga, el problema puede separarse de
acuerdo a si la carga es lineal o contaminante. En el primer caso, el objetivo consiste
en corregir el factor de potencia dejndolo con un valor unitario o cercano a l
(conforme con la normativa elctrica vigente). Para ello se maneja la potencia
reactiva, absorbiendo o entregando reactivos al sistema. En el caso de cargas
2

contaminantes, se requiere adems eliminar las componentes armnicas presentes en
las corrientes de carga.
Cuando las cargas son lineales, existen varias estrategias de
compensacin. Entre ellas los bancos de condensadores, condensadores sncronos y
compensadores estticos de reactivos (SVC), dentro de los cuales se tienen los
condensadores e inductores conmutados por tiristores y la combinacin de ambos
[Dixon992]. A continuacin se presentan brevemente las principales caractersticas
de cada sistema junto a sus ventajas y desventajas.
Los bancos de condensadores fueron el primer mtodo en ser utilizado
para corregir el factor de potencia. Consisten en una serie de condensadores en
paralelo los cuales se conectan cuando el factor de potencia sobrepasa un nivel
aceptable. Una refinacin de este mtodo son los condensadores conmutados
mecnicamente los cuales permiten variar la inyeccin de reactivos de acuerdo con
las necesidades de la carga.
Sus principales desventajas consisten en la generacin de corrientes de
inrush al momento de conectarse y desconectarse los condensadores [Dixon992].
Adems, al ser un sistema de compensacin discreto, el resultado final se refleja en
una sub-compensacin o bien en una sobre-compensacin de la carga [Moran90].
Respecto de condensador sncrono, este consiste en una mquina
sincrnica que se conecta al sistema elctrico. Una vez sincronizada, se opera de
modo de absorber o inyectar reactivos segn se requiera. Dentro de sus ventajas se
encuentra operar en un rango continuo definido por [-Q, +Q]. Sin embargo, en la
actualidad prcticamente no se utiliza ya que son difciles y caros de mantener,
requieren complejos circuitos de proteccin y de partida y adems contribuyen
significativamente a aumentar la corriente de cortocircuito [Dixon992].
Un tercer sistema de compensacin consiste en los compensadores
estticos de reactivos (SVC) los cuales consisten bsicamente condensadores,
inductores o ambos, que se conectan al sistema elctrico a travs de vlvulas
unidireccionales como los tiristores, tal como muestra la figura 1.1
3

T1
C
T2
T2
L
T1
L (limitador de corriente)

Figura 1.1: Compensadores estticos de reactivos (SVC). (a) Condensador
conmutado por tiristores, (b) Inductor conmutado por tiristores.
En el caso de los condensadores conmutados por tiristores, estos
corresponden al mismo esquema de los bancos de capacitores (varios condensadores
conectados en paralelo), pero la capacidad total de compensacin se escalona de
acuerdo con un paso pequeo representado por un condensador y sus respectivos
tiristores en antiparalelo.
Las principales mejoras respecto del banco de condensadores tradicional
radica en la eleccin del momento de disparo, evitando las corrientes de inrush, y
la respuesta dinmica ms rpida bajo un sistema de control apropiado. Dentro de
sus desventajas se encuentra su limitacin al momento de absorber reactivos
(compensa en un rango [0, +Q]) y que la compensacin sigue siendo discreta (su
precisin depende del paso elegido).
La configuracin para el caso de los inductores, consiste en un nico
inductor el cual es conmutado por dos tiristores en antiparalelo. Dependiendo del
ngulo de disparo de los tiristores se puede controlar la magnitud de la corriente
fundamental y por ende la absorcin de potencia reactiva. Sin embargo, esto conlleva
a la introduccin de componentes armnicas hacia el sistema elctrico. Adems otra
desventaja es que su rango de operacin lgicamente no considera la inyeccin de
reactivos.
(a) (b)
4

El uso combinado de condensadores e inductor conmutado por tiristores,
conlleva la ventaja de manejar un rango de compensacin entre [-Q, +Q] en forma
prcticamente lineal si se utiliza un sistema de control coordinado para la
conmutacin de los condensadores y la inductancia. Como desventaja respecto de
cada sistema por separado se encuentra el incremento en el costo del equipo.
Al analizar el caso de la compensacin de cargas contaminantes, como
ya se haba mencionado el problema no se limita solo a la inyeccin o absorcin de
potencia reactiva, adems se debe considerar el hecho que las componentes
armnicas presentes en la carga sean canceladas.
Por esta razn, los mtodos de compensacin descritos precedentemente
no resultan eficientes frente a cargas altamente no lineales y es necesario recurrir a
otras estrategias de compensacin como los compensadores de reactivos de
conmutacin forzada (FCVC) que usan tcnicas de PWM (Pulse Width Modulation).
Los compensadores de reactivos de conmutacin forzada poseen
numerosas ventajas frente a los compensadores estticos ya que pueden operar en un
rango de [-Q, +Q] con una regulacin en la capacidad de compensacin continua y
sin necesidad de tener varios condensadores o inductores. Esto permite una
reduccin en su tamao para la misma potencia [Moran90].
Estos compensadores, son capaces de resolver al mismo tiempo la
problemtica de correccin de factor de potencia y la cancelacin de armnicas. Para
ello actan como filtros activos mediante un puente inversor rectificador actuando
como fuente de voltaje o como fuente de corriente.
No obstante, su mayor desventaja consiste en la incapacidad de operar a
potencias medias o altas debido a que las vlvulas de conmutacin forzada no
soportan altas tensiones, adems sus costos son muy elevados [Dixon992].

5

1.2 Objetivos de la memoria.
El presente trabajo de memoria se encuentra orientado a satisfacer dos
objetivos generales relacionados con la compensacin de cargas lineales y la
compensacin de cargas contaminantes respectivamente.
El cumplimiento del primer objetivo general considera:
El estudio terico y bibliogrfico de la temtica de compensacin de cargas
lineales y su solucin a travs de un compensador binario tiristorizado.
La construccin de un prototipo de baja potencia de dicho equipo.
La validacin del funcionamiento del compensador por medio de simulaciones y
curvas experimentales obtenidas de la operacin del prototipo.
Adems, los objetivos especficos que debe cumplir el diseo del
compensador binario tiristorizado son:
No generar componentes armnicas.
Ser ms sencillo y menos costoso comparado con otras topologas que usan
compensadores de reactivos electrnicos.
Poder compensar potencia reactiva ciclo por ciclo.
No requerir interruptores de conmutacin forzada.
Evitar problemas de inrush durante la conexin y/o desconexin de sus
condensadores.
El segundo objetivo general se relaciona con la compensacin de cargas
trifsicas contaminantes y su cumplimiento se basa en:
Estudiar tericamente el comportamiento de un filtro activo paralelo que resuelve
el problema para baja potencia y la interconexin de este filtro activo con el
compensador binario tiristorizado de modo de compensar cargas con consumo de
potencia mayor.
6

Probar la interconexin de dichos equipos utilizando prototipos ya construidos.
Validar los fundamentos tericos por medio de simulaciones y curvas
experimentales obtenidas de la operacin conjunta de ambos prototipos.
Los objetivos especficos que debe cumplir la topologa propuesta para la
interconexin del compensador y el filtro activo son:
Ser capaz de cancelar las componentes reactivas y armnicas presentes en la
carga.
Poder compensar potencia reactiva y armnica ciclo por ciclo.
Ser menos costosa comparada con otras topologas que usan compensadores de
reactivos electrnicos.
No generar problemas de inrush durante la conexin y/o desconexin de sus
elementos.

1.3 Observaciones previas del trabajo de memoria.
Respecto del presente trabajo de memoria, es necesario aclarar que en
cuanto al tema de compensacin de cargas trifsicas contaminantes, el estudio
terico sugiere que la interconexin entre el compensador binario tiristorizado y el
filtro activo paralelo tiene un desempeo considerablemente mejor, estando el
compensador conectado en configuracin delta respecto de la configuracin estrella.
Por este motivo el planteamiento original de este trabajo inclua la
implementacin de un prototipo de compensador binario tiristorizado en
configuracin delta, el cual fue diseado para compensar cargas absorbiendo o
inyectando reactivos hacia el sistema elctrico, dado que constaba de un inductor
conmutado por dos tiristores en antiparalelo. Dicho prototipo fue construido, pero
7

debido a una falla de operacin ajena a la voluntad de los investigadores, qued
inutilizado.
A partir de un prototipo monofsico del mismo compensador que haba
sido diseado previamente y que constaba de seis bits y tiristores en conexin de
ctodo comn, se reacondicion un prototipo trifsico de dos bits en configuracin
estrella. De este modo, el presente trabajo de memoria se encuentra orientado en la
descripcin de las caractersticas y resultados obtenidos con el compensador en
configuracin estrella.
Conforme a lo anterior, es importante aclarar que frente a la problemtica
de la compensacin de cargas lineales, los resultados experimentales y de simulacin
obtenidos validan el desempeo del compensador binario tiristorizado, ya que en este
caso no existen diferencias significativas entre una configuracin u otra.
Considerando la compensacin de cargas contaminantes, si bien el
estudio terico y los resultados de simulaciones se llevan a cabo para ambas
configuraciones del compensador, los resultados experimentales se consiguieron solo
en el caso de la configuracin en estrella. Pese a ello, el estudio no pierde relevancia
dado que se estudian los distintos modos de interconexin y las problemticas
asociadas al existencia de un neutro en el compensador.

1.4 Organizacin de los contenidos de la memoria.
El presente trabajo de memoria se encuentra organizado en dos temas
esenciales, que corresponden a la compensacin de cargas lineales y seguidamente la
compensacin de cargas contaminantes.
El primer tema es abordado en los captulos 2, 3 y 4. En el primero de
ellos se explican y detallan los principios de compensacin de cargas lineales, en
base a una investigacin terica y se plantea como solucin al problema un
compensador binario tiristorizado.
8

El captulo 3 en tanto presenta la descripcin de los circuitos construidos
tanto en el mbito de potencia como digital y agregando las caractersticas de un
filtro pasivo necesario para el correcto funcionamiento del equipo.
Finalmente en el captulo 4 se exponen los resultados obtenidos tanto en
la simulacin del compensador como en la operacin del prototipo construido.
Los captulos 5 y 6 corresponden a las temticas relacionadas con la
compensacin de cargas contaminantes y se propone como solucin a esta
problemtica, un sistema interconectado entre el compensador binario tiristorizado
estudiado y un filtro activo paralelo.
Al respecto, en el captulo 5 se presenta informacin terica referente al
filtro activo y la interconexin de ste con el compensador. Adems, se analizan las
ventajas y desventajas de ambos equipos que sirven de motivacin para la operacin
interconectada entre ambos y tambin las precauciones que deben tenerse en
consideracin.
Los resultados simulados y experimentales se presentan en el captulo 6
con los anlisis correspondientes.
Respecto del captulo final, este se refiere a las conclusiones derivadas de
este trabajo de memoria as como los alcances y desarrollos futuros en torno a la
temtica trabajada.

9

II COMPENSACIN DE CARGAS TRIFSICAS LINEALES.
De acuerdo con lo expuesto en el captulo anterior, para poder cumplir la
compensacin de cargas dinmicas lineales, es necesario llevar a cabo una
investigacin analtica del tema de compensacin y correccin de factor de potencia.
Este estudio permite entender la forma en que un compensador binario
tiristorizado puede resolver el problema an tratndose de cargas altamente variables
en el tiempo.
En el presente captulo, primeramente se analiza la bibliografa referente
al tema para el caso en que la carga es representada a travs de su configuracin
delta equivalente. Bajo este esquema, el problema de compensacin se resuelve
mediante la conexin en paralelo de susceptancias, en la misma configuracin, cuyos
valores pueden ser calculados con precisin.
Seguidamente, es necesario destacar que el equipo compensador
propuesto soluciona la problemtica de compensacin de cargas trifsicas mediante
el uso de vlvulas de potencia unidireccionales de conmutacin natural.
El anlisis presentado considera las restricciones de los condensadores
para as determinar los instantes ptimos de conexin evitando problemas de
contaminacin de armnicas, corrientes de inrush etc.
Adems, dado que el compensador debe tener una respuesta dinmica
eficiente, en la ltima seccin de este captulo, se detalla un sistema de control
factible de ser implementado y que presenta buenas caractersticas dinmicas y de
estabilidad.
Este sistema de control incluye el clculo de susceptancias que deben ser
conectadas para mantener el factor de potencia unitario y el control de los momentos
de disparo para cumplir con el objetivo de no introducir componentes armnicos.

10

2.1 Principios de compensacin de reactivos.
Un sistema delta desbalanceado puede ser visto por la fuente como una
estrella equilibrada, si cada carga entre fases es compensada aadiendo susceptancias
en paralelo. Para determinar las susceptancias necesarias para compensar y balancear
la carga se considera un anlisis basndose en las corrientes de secuencia positiva,
negativa y cero. En el caso de requerirse slo compensacin el estudio terico es
igualmente vlido, aplicando al resultado la condicin de carga balanceada entre
fases.
El anlisis supone la carga representada en forma de delta junto al
compensador en esta misma configuracin y conectado en paralelo con ella, tal como
se observa en la figura 2.1, en donde los B
ij
(c)
representan las susceptancias de
compensacin y los Y
ij
la carga del sistema, ambos entre las fases i y j [Gyugyi78].
B
I
b
Vb
a
B
c
Compensador
b
I
Vc
(c)
a
a
I
Carga
c
Va
ab
(c)
a
ca
b
c
ca
bc
Y
Y
ab
Y
(c) (c)
I
I
(c)
B
b
bc
(c)
I
c

Figura 2.1: Carga trifsica y compensador, ambos en configuracin delta
Asumiendo que la carga entre las fases a y b es de la forma:
ab ab ab
B j G Y + = (2.1)
11

La fuente de voltaje se asume balanceada y con rotacin de fase positiva:
V
a
0, V
b
-120 y V
c
-240 (2.2)
o equivalentemente:
V
a
= V, V
b
= a
2
V y V
c
= aV. (2.3)
Donde:
Con ello las corrientes de carga son:

Expresadas en trmino de las secuencias cero, positiva y negativa:

Haciendo un clculo anlogo al anterior se tiene que las componentes
para el compensador son:

Para lograr el balance de carga, la secuencia negativa del conjunto
compensador-carga debe ser cero. De este modo debe cumplirse:
2
3
5 . 0
3
2
j e a
j
+ = =
( ) ( ) { } V a Y a Y I
ca ab a
= 1 1
2
( ) ( ) { } V a Y a a Y I
ab bc b
=
2 2
1
( ) ( ) { } V a a Y a Y I
bc ca c
=
2
1
( ) V aB B B a j I
c
ca
c
bc
c
ab
c
a
+ + =
) ( ) ( ) ( 2 ) (
2
( ) V B B B j I
I
c
ca
c
bc
c
ab
c
a
c
a
+ + =
=
) ( ) ( ) ( ) (
1
) (
0
0
( ) V Y Y Y I
I
ca bc ab a
a
+ + =
=
1
0
0
( ) V aY Y Y a I
ca bc ab a
+ + =
2
2
0
2
) (
2
= +
a
c
a
I I
(2.4)
(2.5)
(2.6)
(2.7)
(2.8)

(2.9)

(2.10)
(2.11)

(2.12)

(2.13)
(2.14)
12

Si adems se desea corregir el factor de potencia, debe cumplirse que la
secuencia positiva de la corriente tenga slo componente real, de esta forma:
Considerando la solucin del sistema de ecuaciones anterior se tiene que
las susceptancias para el compensador resultan [Gyugyi78]:

Este resultado expresado en trminos de las admitancias de carga es
[Gyugyi78]:

Considerando la solucin anterior, al aplicar la condicin de carga con
potencia activa balanceada, se tiene que las susceptancias para el compensador se
expresan mediante las ecuaciones:

ab
c
ab
B B =
) (
bc
c
bc
B B =
) (
ca
c
ca
B B =
) (
0 ) Im(
1
) (
1
= +
a
c
a
I I
3
) ( bc ca
ab
c
ab
G G
B B
+ =
3
) ( ca ab
bc
c
bc
G G
B B
+ =
3
) ( ab bc
ca
c
ca
G G
B B
+ =
|
|
.
|
\
|
+ = ) Re( ) Im(
3
1
) Im(
3
1
2 2 1
) (
a a a
c
ab
I I I k B
|
.
|
\
|
+ = ) Im(
3
2
) Im(
3
1
2 1
) (
a a
c
bc
I I k B
|
|
.
|
\
|
= ) Re( ) Im(
3
1
) Im(
3
1
2 2 1
) (
a a a
c
ca
I I I k B
V
k
=
3
1
(2.15)
(2.16)
(2.17)
(2.18)
(2.19)
(2.20)
(2.21)
(2.22)
(2.23)
(2.24)
(2.25)
13

Finalmente, para poder conocer las capacitancias, se emplea la ecuacin:
B = C
Puesto que la frecuencia es fija, C queda determinado.
Conforme al anlisis precedente se deduce que en caso de carga
inductiva con potencia activa balanceada, el compensador puede compensar la
potencia reactiva al mismo tiempo que equilibra el sistema.
Adicionalmente, la transformacin de configuracin delta a estrella
permite calcular las capacitancias equivalentes del compensador conectado en
estrella con las siguientes expresiones:
ki jk ij
ki ij
in
eq
C C C
C C
C
+ +
=
Donde:
C
eq
in
es la capacitancia equivalente entre la fase i y el neutro del circuito.
C
ij
es la capacitancia entre las fases i, j.
C
jk
es la capacitancia entre las fases j, k.
C
ki
es la capacitancia entre las fases k, i.

El estudio desarrollado demuestra que siempre es posible compensar una
carga inductiva trifsica a travs de la conexin de capacitancias de un compensador,
tanto en el caso de configuracin delta como estrella. Adems, pese a que el
planteamiento anterior fue resuelto para un caso esttico, es posible hacer la
extensin para cargas que varen en el tiempo, aplicando al sistema compensador-
balanceador un sistema de control apropiado que sea capaz de seguir la dinmica de
la carga. En este caso el anlisis terico estara dado para un instante de tiempo
determinado.
(2.26)
(2.27)
14

2.2 Configuracin propuesta para el compensador binario tiristorizado.
Para cumplir con los objetivos propuestos, se propone un compensador
binario tiristorizado en conexin estrella tal como muestra la figura 2.2. Este
esquema muestra la conexin por fase del prototipo, el cual cuenta con dos bits y se
basa en dos ramas de capacitores conectados en paralelo, los cuales son controlados
a travs de vlvulas de potencia unidireccionales consistentes en un tiristor en
conexin de ctodo comn con su respectivo diodo en antiparalelo.
Neutro
V
Circuito de
Control y
Disparo
fase a
Muestra
Tensin
C1
Muestra
Corriente
(Ia)
C2

Figura 2.2: Configuracin Propuesta por fase.
Las capacidades de cada rama son fijadas de modo que exista un
escalamiento binario (potencia de 2) entre ellas. As, el condensador de la segunda
rama (C2) duplica en valor al de la primera (C1).
La existencia de la cadena binaria es la que permite una variacin lineal,
aunque escalonada, de la capacidad total de compensacin donde la precisin de la
variacin est dada por el bit menos significativo, es decir, por la rama que posee el
condensador de menor valor.
El proceso de compensacin se efecta inyectando reactivos al sistema
elctrico al cual se est conectado, en funcin de la conexin o desconexin de las
distintas ramas. Adicionalmente, el mecanismo de conmutacin debe permitir,
15

durante todo el proceso, la conexin y/o desconexin suave de los condensadores, de
modo de evitar las corrientes de inrush y la generacin de armnicas hacia el
sistema elctrico.

2.2.1 Principio de funcionamiento de las ramas capacitivas.
Para analizar la configuracin propuesta se emplear sin prdida de
generalidad el circuito de la figura 2.3 que corresponde al caso de slo una de las
ramas de condensadores del compensador.
El objeto del anlisis es determinar el momento ptimo de conexin de
modo de no alterar el sistema elctrico con la introduccin de componentes
contaminantes indeseables.
De la figura 2.3 se desprende que mientras el tiristor est apagado, el
condensador se carga a travs del diodo al voltaje mximo negativo -V
m
entre la fase
correspondiente y el neutro del sistema. Es importante notar que la descarga del
condensador no es posible ya que el tiristor se encuentra apagado lo cual implica un
comportamiento anlogo a un circuito abierto [Dixon992].

V(t) Carga
+
Fase a
-
Vm
Neutro
C1

Figura 2.3: Configuracin propuesta para una rama de condensadores.
16

Para satisfacer el requisito de una conexin suave, debe considerarse el
cumplimento de dos condiciones bsicas, esto es, que la variacin de tensin al
momento de disparar el tiristor sea nula, y que el voltaje nodo-ctodo en el tiristor
sea cero.
Matemticamente estas condiciones se expresan a travs de las siguientes
ecuaciones:
0
) (
0
=
=t t
dt
t dv

0 ) (
0
=
=t t
Th
t v
Donde:
v(t) es el voltaje entre las fases correspondientes.
v
Th
(t) es el voltaje en el tiristor.
t
0
es el momento de disparo de los tiristores.
Considerando el circuito propuesto, es posible establecer las relaciones
que se muestran a continuacin:
) ( ) ( wt sen V t v
m
=
c m c
Th
V wt sen V V t v t v = = ) ( ) ( ) (
Donde:
V
c
es la tensin en el condensador de la rama correspondiente.
Dado que V
c
= -V
m
(el diodo antiparalelo mantiene V
c
en este valor):
) 1 ) ( ( ) ( + = wt sen V t v
m
Th

Al aplicar las condiciones anteriormente mencionadas se obtiene que:
0 1 ) (
0
= + wt sen
(2.28)
(2.29)
(2.30)
(2.31)
(2.32)
(2.33)
17

De lo que se deduce:
= 270
0
wt
El resultado anterior indica que las condiciones necesarias para una
conexin suave se cumplen cuando v(t) alcanza su valor mximo negativo de
tensin, con lo cual el encendido del tiristor y la descarga del condensador debe
comenzar cuando t=270.
Si se considera que sin(270)=-cos(0), al momento de encender el
tiristor se tiene que la tensin en el condensador para t
0
270 est dada por:
) cos( ) (
0 0
t V t V
m c
=
Luego, a partir del instante del encendido la corriente en el condensador
est dada por la expresin:
) ( )) cos( (
0 0
t sen V C t
dt
d
V C
dt
dV
C i
m m
c
c
= = =
De la expresin precedente se demuestra que la corriente en el
condensador comienza a crecer desde cero en forma sinusoidal hasta completar un
ciclo, luego, cuando la corriente en el tiristor se hace nula (o bien tienda a hacerse
negativa), dicho elemento se apaga por lo que el ciclo de corriente se completa a
travs del diodo en antiparalelo. De este modo el condensador queda nuevamente
cargado a V
m
lo cual lo deja preparado para un nuevo ciclo de compensacin.

El anlisis terico visto en los prrafos precedentes entrega como
resultado los instantes de conmutacin precisos para los tiristores de las ramas de
condensadores de modo que la corriente entregada hacia el sistema elctrico sea
sinusoidal, sin presencia de corrientes de inrush ni armnicas. Conforme a ello, se
comprueba el correcto funcionamiento del compensador propuesto en la figura 2.2.

(2.34)
(2.35)
(2.36)
18

2.3 Sistema de control para el compensador binario tiristorizado.
Este captulo contiene la informacin relevante para entender el sistema
de control del compensador binario tiristorizado, el cual se encuentra organizado en
dos partes fundamentales.
La primera de ellas corresponde al control de los capacitores que es
necesario conectar para compensar la carga, denominado control directo debido a su
simplicidad y evaluacin directa respecto de la toma de muestras de las corrientes de
carga. Respecto de este control se revisa el fundamento analtico, basado en los
conocimientos expuestos en la seccin 2.1 y la forma en que es posible de ser
implementado con un mnimo de variables sensadas en el equipo.
La segunda parte de este captulo muestra la forma en que se establece el
control de disparo, es decir, como se controla el correcto sincronismo de los instantes
de disparo de los tiristores y la consecuente conexin de los condensadores de
acuerdo con las tensiones de alimentacin fase-neutro. Adicionalmente se revisa la
forma en que se provee a la seal de disparo de las caractersticas ptimas de modo
de asegurar la activacin de los tiristores sin sobrecargar las compuertas de disparo.

2.3.1 Control directo.
El sistema de control directo, pretende resolver la problemtica de cules
condensadores es necesario conectar para compensar la carga en base del estudio
analtico sugerido en el captulo 2.1. Para ello conviene analizar el resultado para las
susceptancias de compensacin mostradas en las ecuaciones (2.16)-(2.19):
Al observar la transformacin de las secuencias cero, positiva y negativa:

0
3
0
=
+ +
=
c b a
a
I I I
I
(2.37)
19

Y adems considerar las relaciones entre las corrientes de lnea respecto
de la carga que se muestran a continuacin:

Donde:
Y
ij
es la carga del sistema entre las fases i y j.
Y:
Es posible determinar que las expresiones para las susceptancias del
compensador tambin puede escribirse como [Orchar01]:
Esta expresin muestra en forma directa la relacin entre las
susceptancias que es necesario conectar entre cada fase y las componentes en
cuadratura de cada corriente de lnea en la carga. Estas ltimas se encuentran
expresadas como las componentes imaginarias de los conjugados de cada fasor.
( )
( )
( )
(
|
|
.
|
\
|
|
|
.
|
\
|
+
|
|
.
|
\
|
=
(
|
|
.
|
\
|
|
|
.
|
\
|
+
|
|
.
|
\
|
=
(
|
|
.
|
\
|
|
|
.
|
\
|
+
|
|
.
|
\
|
=
b
b
a
a
c
c
c
ca
a
a
c
c
b
b
c
bc
c
c
b
b
a
a
c
ab
I
V
V
I
V
V
I
V
V
V B
I
V
V
I
V
V
I
V
V
V B
I
V
V
I
V
V
I
V
V
V B
* * *
) (
* * *
) (
* * *
) (
Im Im Im
3
1
3
Im Im Im
3
1
3
Im Im Im
3
1
3
( ) ( ) { } V a Y a Y I
ca ab a
= 1 1
2
( ) ( ) { } V a Y a a Y I
ab bc b
=
2 2
1
( ) ( ) { } V a a Y a Y I
bc ca c
=
2
1
2
3
5 . 0
3
2
j e a
j
+ = =
3
2
1
c b a
a
I a I a I
I
+ +
=
3
2
2
c b a
a
I a I a I
I
+ +
=
(2.40)
(2.41)
(2.42)
(2.4)
(2.43)
(2.44)
(2.45)
(2.38)
(2.39)
20

Conforme a lo anterior, si se analiza la solucin en forma grfica como se
muestra en la figura 2.4, es posible constatar que la implementacin del mtodo de
control es muy sencilla ya que radica en el hecho de que la magnitud de la
componente en cuadratura de una corriente dada, es factible de medir mediante
simple muestreo. Esta caracterstica es muy relevante puesto que permite la
aplicacin del mtodo en tiempo real [Orchar01].
Observando la figura 2.4 se aprecia que para lograr el valor de la
componente en cuadratura de la corriente, basta con sensar el valor de la corriente en
el momento en que el voltaje de lnea respectivo tenga su cruce por cero con
pendiente positiva.

Figura 2.4: Componente en cuadratura de una corriente dada
De este modo, las ecuaciones para las susceptancias del compensador se
pueden implementar aplicando las siguientes expresiones [Orchar01]:
( )
( )
( )
(
(
+ =
(
(
+ =
(
(
+ =
>
=
>
=
>
=
>
=
>
=
>
=
>
=
>
=
>
=
0
0
0
0
0
0
) (
0
0
0
0
0
0
) (
0
0
0
0
0
0
) (
) ( ) ( ) (
3
1
3
) ( ) ( ) (
3
1
3
) ( ) ( ) (
3
1
3
t
V
V b
t
V
V a
t
V
V c
c
ca
t
V
V a
t
V
V c
t
V
V b
c
bc
t
V
V c
t
V
V b
t
V
V a
c
ab
b
b
a
a
c
c
a
a
c
c
b
b
c
c
b
b
a
a
t i t i t i V B
t i t i t i V B
t i t i t i V B

V
a
I
ad
I
aq
I
a
t

21

Teniendo en cuenta la informacin anterior, la implementacin del
control es posible de llevar a cabo a travs de un simple microprocesador, el cual
debe recibir como entradas anlogas las formas de onda de las corrientes de carga y
voltaje.
Adicionalmente el microprocesador debe recibir como entrada un reloj
maestro del sistema, cuyos flancos de subida coincidan con el cruce por cero del
voltaje fase-neutro respectivo.
Este reloj, indicar los instantes de muestreo propicios para obtener la
magnitud mxima de voltaje V y los valores de corriente dados por:

Siendo j cada una de las fases.
Es importante notar que la toma de muestras de corriente es factible de
llevar a cabo solo para las fases a y b. En el caso de la corriente en la fase c, instantes
previos al momento que deba efectuarse su adquisicin, se iniciara el muestreo
consecutivo de las corrientes de las fases a y b, calculndose posteriormente el valor
de la fase c como:
( )
b a c
I I I + =
Una vez que los valores de inters sean adquiridos por el
microprocesador, sern internamente digitalizados para posteriormente realizar en
forma directa el clculo definido en las ecuaciones precedentes.
Cabe aclarar que es conveniente que el clculo de susceptancias se
realice ciclo por medio ya que, luego de la conexin de los condensadores en las tres
fases, es conveniente dar al sistema elctrico un tiempo razonable de estabilizacin,
para luego evaluar si la compensacin ha producido el efecto deseado.
Posterior a la evaluacin de las ecuaciones, el resultado obtenido debe
ser sometido a anlisis por parte del control. En caso que el resultado diese negativo

>

0
) (
t
V
j
j
= 0 V
j
t i
(2.49)
22

(lo cual implicara conectar una inductancia) el control determinara en forma
inmediata un resultado equivalente a no conectar ningn condensador. Si por el
contrario las necesidades de compensacin excediesen las capacidades del equipo, el
resultado se satura en un mximo definido, conectando as la totalidad de los
condensadores disponibles.
Adicionalmente, dado que la variacin en la capacidad de compensacin
es escalonada de acuerdo al condensador de menor valor, en caso que el resultado del
clculo no sea factible de construir con ninguna combinacin de condensadores, el
control tiene como criterio de decisin primar la sobre-compensacin por sobre la
sub-compensacin.
Conforme a lo anterior, cuando las susceptancias a conectar en el
compensador son conocidas, el resultado es transformado desde una configuracin
delta (para la cual es vlido el anlisis antecedente) a la configuracin estrella que
corresponde al compensador propuesto. Posteriormente, este resultado sera
entregado al circuito de disparo en forma digitalizada, haciendo llegar un nivel uno o
cero lgico a cada bit del compensador dependiendo si es o no necesaria la conexin
de la rama de condensadores respectiva.

2.3.2 Control de disparo.
Una vez que los condensadores a conectar son determinados, se debe
generar una seal de disparo en el momento apropiado para evitar que la conexin de
los condensadores produzca corrientes de inrush o bien agregue componentes
armnicas indeseables al sistema. Adems dicha seal debe tener una duracin en el
tiempo apropiada de modo de no sobre-exigir la compuerta de disparo de los
tiristores.
Puesto que la conexin de los condensadores debe hacerse con suma
precisin ciclo por ciclo, esta accin constituye una prioridad para el sistema de
23

control, quien debe posponer cualquier otra actividad que est haciendo al momento
de producirse el instante ptimo.
La determinacin de dichos instantes es llevada a cabo por el control de
disparo a partir del reloj maestro de sincronismo, el cual muestra con flanco de
subida el momento en que el voltaje fase-neutro tiene su cruce por cero. A partir de
este cruce por cero, el control debe establecer una serie de interrupciones internas
dentro del microprocesador que correspondan con los momentos de conexin para
las tres fases, es decir, con los instantes de tiempo en que cada voltaje fase-neutro
tiene su mximo negativo.
De acuerdo a lo mostrado en la figura 2.5, el microprocesador debe
generar por fase, dos seales que constituyen las entradas del circuito de disparo, una
para indicar que condensadores deben encenderse y otra para determinar en qu
momento se disparan los tiristores. Las primeras se obtienen como resultado del
control directo explicado en la seccin anterior y pasan a conectarse como entradas
en un registro, en tanto que la segunda es generada por el control de disparo y
constituye el reloj del registro mencionado. Estas seales son denominadas Mic_Ci
fn

y CK _SR
fn
respectivamente.

Figura 2.5: Seales generadas por el microprocesador.
Mic_Cifn
Tiempo [mseg]
CK_SRfn
Cifn
Vfn
0
20 15 10
5
25 40 30 35
24

Al momento de ocurrir la interrupcin interna, el microprocesador genera
un flanco de subida que activa las salidas del registro producindose el disparo de los
tiristores. Como es posible de ver en la figura 2.5, un segundo flanco de subida debe
seguir al primero. La razn de ello radica en que, al momento de ocurrir el segundo
flanco, la seal de conexin Mic_Ci
fn
se encuentra con valor cero lgico lo cual
permite apagar la seal de disparo, cumpliendo as con el objetivo de no sobre-exigir
la compuerta de disparo de los tiristores.
La duracin del pulso que se aplica a la compuerta de disparo de los
tiristores es determinada por el programador de acuerdo a las caractersticas fsicas
del tiristor empleado. De este modo la salida final, Ci
fn
, es un cero lgico en caso de
no necesitarse la conexin y un uno lgico durante un lapso de tiempo fijo en caso de
requerirse la conexin.
Por ltimo, cabe sealar que en caso que las corrientes de lnea no fuesen
senoidales y existiese una tendencia por parte de los tiristores a apagarse, este lapso
de tiempo es factible de ampliar hasta una zona de disparo segura reprogramando el
microprocesador.

25

III IMPLEMENTACIN DE UN PROTOTIPO DE COMPENSADOR
BINARIO TIRISTORIZADO.
El sistema compensador presentado en la figura 2.2 del captulo anterior,
consta de dos partes fundamentales: un circuito de potencia y un circuito digital que
incluye el sistema de control y disparo, as como la toma de muestras de la seal de
tensin de alimentacin y corrientes de carga como variables del sincronismo y
control.
En lo que concierne al circuito de potencia, ste se compone de
elementos dimensionados para trabajar adecuadamente bajo las condiciones de
operacin con 380 volts fase-fase nominales. La informacin correspondiente a las
caractersticas ms relevantes de los principales elementos de potencia, es decir,
tiristores, diodos, circuitos de proteccin de los tiristores y condensadores se
presenta en la siguiente seccin.
Respecto del circuito digital, este se compone de tarjetas con circuitos
integrados TTL, amplificadores operacionales y un microprocesador, todos ellos con
alimentacin de magnitud no mayor de 15 volts. Como parte de este captulo se
explica el funcionamiento y se muestran los diagramas y apariencia fsica de las
tarjetas que fueron diseadas.
Adicionalmente, para poder operar en forma correcta, el compensador
requiere que los condensadores sean cargados con tensin senoidal, de modo que si
el voltaje de la red elctrica tiene componentes armnicas es necesario anteponer un
filtro adecuado. Dicho filtro adems debe posibilitar la existencia de un neutro
capacitivo que permita la circulacin de las corrientes de encendido de los tiristores.
En el caso particular del prototipo construido, se dise un filtro pasivo que cumple
con los propsitos mencionados y cuyas caractersticas se exponen en la ltima
seccin de este captulo.
Finalmente, la apariencia fsica del compensador construido se muestra
en la fotografa de la figura 3.1.

26

Figura 3.1: Fotografa del compensador de reactivos.

3.1 Descripcin del circuito de potencia.
Conforme a la configuracin presentada anteriormente del compensador,
cuyo diagrama se aprecia en la figura 2.2 del captulo anterior, en esta seccin se
describirn brevemente las principales componentes del circuito de potencia del
equipo. Las unidades principales que se detallan son los diodos, los tiristores, los
circuitos de proteccin de los tiristores y los condensadores.

3.1.1 Diodos y tiristores.
Para realizar la conexin diodo tiristor en antiparalelo de las ramas
capacitivas del compensador se emplearon diodos IR8018/16F100 y tiristores
25RIA60 montados por pares en disipadores. Para ambos elementos se consider la
tensin mxima que deban soportar entre bornes y la corriente que circula a travs
de ellos.
27

En esta ltima condicin, para los diodos y tiristores se consider como
base la corriente circulante en caso del capacitor de mayor valor (30 [F]), que
corresponde a la corriente ms alta dentro de las ramas capacitivas.
Analizando la tensin mxima se debe considerar el siguiente clculo:
Vmax
T
= 2(2202) = 622.25 625[V] (3.1)
En el caso de la corriente se tiene que la corriente mxima para los
tiristores es:
Imax
C
= (2202) wC = 2.93 3[A] (3.2)
De acuerdo con la informacin anterior, las caractersticas de los
componentes empleados son presentadas en las tablas 3.1 y 3.2.
Tabla 3.1: Caractersticas de los Diodos.
Caracterstica Valor
Voltaje mximo 1414 [V]
Corriente nominal 16 [A]
Tabla 3.2: Caractersticas de los Tiristores.
Caracterstica Valor
Voltaje mximo 848 [V]
Corriente nominal 40 [A]
dV/dt
max
300 [V/s]

3.1.2 Circuitos de proteccin de tiristores.
Para proteger a los tiristores contra las variaciones de tensin en el
tiempo (dV/dt) se conect en paralelo a ellos un capacitor en serie con una resistencia
como muestra la figura 3.2.
28

Figura 3.2: Circuito de Proteccin contra dV/dt.
De acuerdo a la figura 3.2, el capacitor C
s
cumple con el objetivo de
limitar el dV/dt, en tanto que la resistencia R
s
limita la corriente de descarga del
capacitor cuando el tiristor se activa. De este modo, el voltaje a travs del tiristor se
eleva en forma exponencial con una constante de tiempo, , dada por la expresin
[Rashid95]:
s s
s s
C R
V V
dt
dV
=
632 . 0 632 . 0

El valor de la constante de tiempo queda limitado por la restriccin de
dV/dt conocida, que en este caso corresponde a 300 [V/s].
Los valores elegidos para el circuito de proteccin se muestran en la
tabla 3.3.
Tabla 3.3: Valores de los elementos del circuito de proteccin.
Elemento Valor
Capacitor C
s
0.47 [F]
Resistencia R
s
22 []

De acuerdo a la informacin anterior, el valor de la constante de tiempo
del circuito de proteccin () es 10.34 [s]. Este valor implica un dV/dt muy inferior
(3.3)
+
Neutro
Rs
Cs
-
fase a
s
C1
V
29

a los tolerados por los tiristores, asegurando de este modo una proteccin efectiva de
estos elementos.
La apariencia fsica de los elementos y circuito de proteccin se muestra
en la fotografa de la figura 3.3.

Figura 3.3: Fotografa del diodo, tiristor y circuito de proteccin del compensador.

3.1.3 Condensadores.
Para configurar las ramas capacitivas del compensador se emplearon
unidades de condensadores elegidas conforme a los requerimientos de operacin,
esto es, una tensin efectiva fase-neutro de 220 volts y corrientes de no ms de 5
amperes.
Las unidades de condensadores fueron agrupadas en paquetes de
conexin en paralelo de modo de formar ramas capacitivas con los valores
presentados en la tabla 3.4.

Tiristor
Diodo
Circuito de Proteccin
30

Tabla 3.4: Valores de las ramas capacitivas por fase del compensador.
Rama
capacitiva
Valor
C
1
15 [F]
C
2
30 [F]
De acuerdo a lo anterior la capacidad total de la que se dispone es de 45
[F], con lo cual la capacidad total de compensacin es:
Q
c
= V
2
w C =220
2
100 45 Q
c
= 685 [VAr] (3.4)
Los condensadores corresponden a unidades General Electric con
caractersticas presentadas en la tabla 3.5.
Tabla 3.5: Caractersticas de los capacitores.
Caracterstica Valor
Capacitancia 5 [F]
Voltaje nominal 440 [VAC]
Frecuencia 50/60 [Hz]
La apariencia fsica de los componentes descritos se muestra en la
fotografa de la figura 3.4.

Figura 3.4: Fotografa de los condensadores del compensador.
Condensadores
General
Electric
31

3.2 Descripcin del circuito digital.
El circuito digital tiene como primer objetivo, determinar el momento en
que el voltaje fase-neutro de alimentacin tiene sus cruces por cero de modo de
proveer de sincronismo al sistema y evitar la generacin de armnicas indeseables en
el proceso de conexin.
Un segundo objetivo corresponde a establecer circuitos apropiados de
toma de muestras de voltaje y corrientes, para que el control reciba en forma
adecuada la informacin que debe ser analizada por el microprocesador.
Como tercer objetivo, una vez que los condensadores que deben ser
conectados han sido determinados, la seal de disparo debe ser convenientemente
amplificada antes de ser aplicada a la compuerta de disparo de los tiristores.
Para cumplir con los propsitos recin descritos se construyeron cuatro
tarjetas con circuitos digitales. La primera de ellas permite tomar muestras de la
tensin de alimentacin, mientras que la segunda tarjeta posibilita la toma de
muestras de las corrientes de carga para as ser ingresadas como variables al control
realimentado. La tercera tarjeta digital contiene el circuito que soporta el
funcionamiento del microprocesador. Finalmente, la cuarta tarjeta comprende el
sistema de disparo para generar las seales de salida adecuadas que se aplicarn en
las compuertas de disparo de los tiristores.

3.2.1 Circuito de toma de muestras del voltaje de alimentacin.
La toma de muestras del voltaje de alimentacin se lleva acabo a travs
de dos circuitos, el primero de ellos encargado de generar una seal de sincronismo
con el sistema y el segundo, derivado del primero, que entrega una seal de tensin
proporcional al voltaje de alimentacin, pero con condiciones aptas para ser
conectado al microprocesador como variable de entrada del sistema de control.
32

Para poder efectuar la generacin de las seales de sincronizacin
necesarias para el funcionamiento del compensador, debe llevarse a cabo la
deteccin de los cruces por cero en las tensiones fase-neutro que alimentan el
sistema, o bien en los voltajes fase-fase, dado que el desfase entre estas dos tensiones
es conocido.
Adems, si se considera que el desfase entre fases es igualmente
conocido, se deduce que no es necesario realizar la toma de muestras para los tres
voltajes de alimentacin, bastando con conocer slo uno de ellos. Por esta razn, las
tarjetas de toma de muestras de tensin estn conectadas sin prdida de generalidad
entre las fases a y b.
El diagrama del circuito diseado para obtener la seal de sincronismo se
muestra en la figura 3.5.

Figura 3.5: Diagrama del circuito de toma de muestras de tensin.
Como es posible observar se utiliza un transformador de aislacin, con
razn primario/secundario de 380 a 12 volts, donde la tensin de salida del
secundario se conecta a un amplificador operacional en configuracin de

V
ij
+
-
-5V
+5V
1 K
+
-
+5V
-5V
CK
1
1 K
10 K
3 K
3 K
10 K
LM311
LF351N
33

comparador. En la entrada del comparador se han dispuesto dos diodos en
antiparalelo, los cuales limitan entre -0.7 volts y 0.7 volts los voltajes de referencia.
Esta configuracin produce una seal de salida que flucta entre 0 y -5
volts con flanco de subida en el cruce por cero de la seal sinusoidal de referencia.
Para invertir la polaridad del voltaje es necesario conectar en serie un
segundo amplificador en configuracin inversor. De este modo la salida es una seal
de cruce por cero fluctuante entre 0 y 5 volts, donde el flanco de subida corresponde
al cruce mencionado. Esta salida se denomina CK
1
. y se muestra en la figura 3.6.

Figura 3.6: Seales de entrada y salida de la tarjeta de toma de muestras de tensin.
La seal obtenida como salida de la tarjeta de toma de muestras (CK
1
) es
considerada por el sistema de control como un reloj maestro, el cual, al ser conectado
al microprocesador, permite la generacin de relojes en sincronismo, cuyos flancos
de subida coinciden con los instantes propicios de disparo de los tiristores de las
ramas capacitivas entre las fases a, b, c y el neutro del compensador.
En el caso del circuito diseado para generar la seal de entrada al
sistema de control, basta sealar que la tensin inducida en el secundario del
transformador de aislacin pasa a travs de un amplificador operacional, el cual
permite otorgarle un offset a la seal de modo que esta no sea negativa y adems
limitar su valor mximo en 5 volts. Ambos requerimientos son necesarios para el
correcto funcionamiento del microprocesador.

CK
1

Tiempo [mseg]
V
ab
0
20 15 10
5
25 40 30 35
34

La apariencia fsica del circuito de toma de muestras de tensin se
muestra en la fotografa de la figura 3.7.

Figura 3.7: Fotografa del circuito de toma de muestras de tensin.

3.2.2 Circuito de toma de muestras de las corrientes de carga.
Al igual que para el caso de la tensin de alimentacin, las corrientes de
carga deben ser sensadas para as entregar la informacin necesaria al sistema de
control. Puesto que la carga no posee neutro, se cumple la relacin de suma de
corrientes igual a cero para un instante de tiempo determinado, por lo cual es
suficiente con sensar dos de las corrientes de carga, ya que la tercera se calcula por
diferencia. En el caso del prototipo construido se eligieron sin prdida de generalidad
las corrientes de carga para la fase a y fase b.
Para llevar a cabo la toma de muestras de corriente en la fase a y en la
fase b, se emplearon dos circuitos idnticos al que se muestra en la figura 3.8.
35

Figura 3.8: Diagrama del circuito de toma de muestras de corriente de carga.
En este circuito, la corriente de carga es medida por un sensor de
corriente LEM (modelo LA 25-NP) el cual entrega una seal de corriente
proporcional a la que est siendo medida. Esta corriente se transforma en una seal
de tensin (V
1
) cuando pasa por la resistencia de 62.5 [].
El circuito seguidor de voltaje cumple con el propsito de dar una
impedancia de entrada alta que evite fugas de corrientes hacia el resto del circuito.
Por otra parte, el valor de la resistencia ha sido elegido de modo de limitar la
magnitud peak_peak del voltaje V
1
a un mximo de 5 volts.
En caso que la corriente tuviese alguna componente armnica, la seal de
tensin V
1
pasa a travs de un filtro analgico en base a amplificadores operacionales
el cual ha sido diseado de modo de introducir un retardo de fase mnimo que no
afecte la operacin del sistema compensador-carga.
Finalmente, la salida del filtro pasa a travs de un amplificador
operacional en configuracin de sumador e inversor que corrige el cambio de
+15V
-15V
LEM
LA 25-NP
62.5
V
1
Filtro
analgico
Circuito sumador e inversor
(agrega offset a la seal)
V
2
20 K
10 K
+5V
+
-
20 K
+15V
-15V
V
3
Circuito seguidor de
voltaje
+
-
+15V
-15V
LF351N
LF351N
36

polaridad producido por el filtro y agrega a la seal un offset apropiado para ser
ingresado como entrada analgica en el microprocesador.
La seal resultante del circuito de toma de muestras de corriente se

Figura 3.9: Seales de entrada y salida de la tarjeta de toma de muestras de corriente.
La apariencia fsica del circuito de toma de muestras de corriente se
aprecia en la fotografa de la figura 3.10.

Figura 3.10: Fotografa del circuito de toma de muestras de corriente.

Tiempo [mseg]
0
20 15 10
5
25 40 30 35
V
2
V
3
V
1
37

3.2.3 Circuito del microprocesador.
El sistema de control implementado corresponde a la estrategia descrita
en la seccin 2.3. tanto en lo que se refiere al clculo de susceptancias (control
directo) como en lo que concierne al control de disparo.
Al respecto cabe mencionar que los fundamentos descritos se llevaron a
cabo en la prctica a travs de un microprocesador PIC 17c756, el cual resulta
apropiado para esta aplicacin gracias a su velocidad (33 [MHz]) y porque posee
conversores anlogos digitales incorporados.
Las rutinas de control fueron programadas directamente en lenguaje
Assembler (ver anexo A) teniendo en consideracin las variables sensadas y las
necesidades de los componentes fsicos de compensador.
Respecto de las variables sensadas, las mediciones de corrientes se
realizan en el instante en que el voltaje tiene su cruce por cero, as equivalen
exactamente con el valor de las componentes en cuadratura de las corrientes de
carga, tal como lo requiere el sistema de control. En el caso de la medida de voltaje,
esta corresponde al voltaje fase-fase en vez del voltaje fase-neutro, de este modo,
todas las rutinas de programacin consideran el desfase de 30 correspondiente para
llevar a cabo las interrupciones internas del microprocesador.
La sucesin de interrupciones internas es cclica y se genera cada vez que
el voltaje de alimentacin fase-fase tiene un cruce por cero (momento en que ocurre
una interrupcin externa). De este modo, cada 20 [ms] se realiza una serie completa
de interrupciones internas cuyos eventos quedan determinados segn se trate de un
ciclo de toma de muestras o de clculo de susceptancias.
La tabla 3.6 muestra los instantes de tiempo en que ocurren las
interrupciones internas del microprocesador y los eventos que se producen en cada
una para el caso de un ciclo en que se realiza la toma de muestras de variables de
entrada. El ciclo en que se realiza el clculo de susceptancias es anlogo pero slo
cuenta con las interrupciones internas para el caso de la conexin de condensadores.

38

Tabla 3.6: Interrupciones internas del microprocesador.
Tiempo Evento
1.66 [ms] Muestreo de Corriente I
a

3.33 [ms] Conexin de Condensadores fase b
5.00 [ms] Muestro de Voltaje
8.33 [ms] Muestreo de Corriente I
b

10.0 [ms] Conexin de Condensadores fase c
15.0 [ms] Muestreo de Corrientes I
a
y

I
b
(Clculo de I
c
)
16.6 [ms] Conexin de Condensadores fase a

Finalmente, tal como se haba mencionado en el captulo 2.3.2, el tiempo
que dura la seal de encendido (que es aplicada en las compuertas de los tiristores)
es programada directamente en el microprocesador de acuerdo con las caractersticas
tcnicas de los elemento empleados, en este caso los tiristores tienen un correcto
encendido con una seal de 2 [ms] de duracin, la cual puede ser modificada en caso
de cambiar las condiciones de operacin.

3.2.4 Circuito de disparo.
Una vez que se han determinado los condensadores a conectar, las
seales de salida del microprocesador deben ser amplificadas antes de ser conectadas
a las compuertas de disparo de los tiristores, de modo que alcancen un nivel de
corriente adecuado para la activacin en zona de disparo segura.
El diagrama del circuito construido para lograr estos propsitos se
Primeramente, las seales de salida del microprocesador son conectadas
a un registro que otorga una mayor estabilidad en caso de cambios bruscos en los
resultados entregados por el control. Las salidas de dicho registro, que son
habilitadas por un reloj sincronizado generado por el mismo microprocesador, se
39

conectan, a travs de una resistencia de 1 [K] (para limitar corriente), a la base de
los transistores 2222A los cuales son los encargados de amplificar la seal de disparo
a un nivel apropiado.

Figura 3.11: Diagrama del circuito de disparo de los tiristores.
Como muestra la figura 3.11, en la configuracin del transistor, el
colector se encuentra conectado a la alimentacin de 10 volts, en tanto que el emisor
est conectado a la compuerta de disparo de los tiristores mediante una resistencia de
5.6 []y a la tierra del circuito digital a travs de una resistencia de 470 [].
Dado que el compensador binario tiristorizado se encuentra en
configuracin estrella y por tanto posee un neutro comn conectado a los ctodos de
los tiristores, es posible conectar la tierra del circuito digital con el neutro del sistema
de potencia de modo que la seal de disparo es aplicada directamente a las
compuertas de los tiristores sin necesidad de emplear transformadores de pulso.
Mic_C2
an

Mic_C1
an

Mic_C2
bn

Mic_C1
bn

Mic_C2
cn

Mic_C1
cn

C2
an
C1
an
C2
bn
C1
bn
C2
cn
C1
cn
Clock Shift
Register
( i )
Shift
Register
TTL
74LS374
+5V
+10V
5.6
..
1 K
Neutro
Fase c
C2
cn
470
40

La seal de conexin que se obtiene del circuito TTL alcanza en la
prctica aproximadamente 2.5 volts lo cual determina una corriente de base de 2.5
[mA]. El transistor en la configuracin descrita, amplifica este valor de modo que la
corriente que circula hacia la compuerta de disparo de los tiristores alcanza los 50
[mA], lo cual cumple con los propsitos de diseo.
La apariencia fsica del circuito de disparo se muestra en la fotografa de
la figura 3.12.

Figura 3.12: Fotografa del circuito de disparo de los tiristores.
Conforme a lo explicado anteriormente, los circuitos propuestos cumplen
con entregar la informacin necesaria para que el microprocesador determine los
condensadores a conectar y generar una seal de disparo en el instante ptimo de
conexin con caractersticas aptas para conseguir la activacin de los tiristores.

3.3 Filtro pasivo de tensin.
Para evitar la inyeccin de componentes armnicas hacia el sistema
elctrico, es necesario que los condensadores del compensador se carguen con
41

tensin sinusoidal. Por esta razn, el sistema compensador-balanceador necesita para
operar en forma correcta de un filtro que permita eliminar las componentes
armnicas de la tensin de la red en el caso que las hubiera. Para cumplir con este
requerimiento se dise un filtro de tipo pasivo que permite lograr este propsito con
la mayor simplicidad posible.
Adicionalmente el compensador necesita la existencia de un neutro que
permita la circulacin de la corriente de encendido de los tiristores. La
implementacin de dicho neutro debe ser realizada con elementos capacitivos, puesto
que la utilizacin de inductancias limita la circulacin de los pulsos de encendido y
un neutro resistivo no se justifica ya que incrementa las prdidas considerablemente.
De este modo, se consider como caracterstica de diseo que el filtro tuviese sus
condensadores conectados en forma de estrella.
El filtro pasivo mencionado se aprecia en la figura 3.13.
an
I
Carga
N
b
Vc
B
bn
(c)
(c)
Cf
Compensador
cn
Lf
(c)
(c)
B
Lf
I
B
Cf
(c)
Cf
I
(c)
Vb
a
Filtro Pasivo
Lf
Va
c

Figura 3.13: Filtro pasivo del compensador.
De la figura es posible apreciar que el filtro posee una configuracin con
tres inductancias en serie (L
f
) y tres condensadores con conexin estrella (C
f
) que se
encuentran en paralelo con el sistema.
42

Considerando que el compensador binario tiristorizado se encuentra
conectado en configuracin estrella, es posible calcular la funcin de transferencia
del filtro de acuerdo con el circuito mostrado en la figura 3.14. En este circuito, la
susceptancias del compensador se aprecian como un condensador equivalente cuyo
valor vara entre los 0 [F] y los 45 [F] dependiendo del nmero de bits que se
encuentren conectados.

Vs
Rg
Ve
Lf
Ceq Cf

Figura 3.14: Equivalente fase-neutro del filtro pasivo de tensin.
De acuerdo a lo anterior es posible determinar la funcin de transferencia
del filtro pasivo, la cual se expresa con la siguiente ecuacin.
( ) ( ) 1
1
2
+ + + +
=
f eq g f eq f e
s
C C R s C C L s V
V
(3.5)
Donde:
V
s
es el voltaje de salida del filtro.
V
e
es el voltaje de entrada al filtro (tensin de alimentacin).
R
g
es la resistencia equivalente de la fuente (aproximadamente 1[]) .
L
f
es la inductancia del filtro.
C
f
es el condensador del filtro.
C
eq
es la capacidad equivalente del compensador.

Filtro pasivo
Capacitancia
Equivalente del
compensador
43

Teniendo en consideracin la informacin precedente, los componentes
fueron seleccionados conforme a la disponibilidad de materiales y sus valores se
muestran en la tabla 3.7.
Tabla 3.7: Valores de los componentes del filtro.
Componente Valor
Inductancia 25 [mH]
Condensador 25 [F]

El resultado final corresponde a un filtro con una respuesta de frecuencia
como muestran los diagramas de Bode de la figura 3.15 y 3.16.

0 100 200 300 400 500 600
-60
-40
-20
0
20
40
60
80
Frecuencia [Hz]
M
a
g
n
i
t
u
d

[
d
B
]

Figura 3.15: Diagrama de Bode del filtro pasivo, Magnitud [dB] v/s Frecuencia
[Hz].
El grfico de la figura 3.15 muestra la magnitud en decibeles del voltaje
de salida para tres casos bsicos, el primero de ellos corresponde al filtro sin
44

compensador (graficado con lnea de color rojo), en el segundo caso slo est
conectado el bit menos significativo, es decir, el condensador de 15 [F] (curva color
azul) y en el tercero ambos condensadores estn conectados sumando una capacidad
equivalente de 45 [F] (lnea verde).
Para los tres casos es posible apreciar que para la frecuencia de operacin
de 50 [Hz]. la ganancia es cercana a la unitaria, adicionalmente las armnicas ms
importantes, que corresponden a la quinta, sptima y onceava, para las condiciones
de operacin se encuentran atenuadas con valores en aproximados de -5 [dB], -25
[dB] y -45 [dB] respectivamente.

0 100 200 300 400 500 600
-180
-160
-140
-120
-100
-80
-60
-40
-20
0
Frecuencia [Hz]
F
a
s
e
[
]

Figura 3.16: Diagrama de Bode del filtro pasivo, Fase [] v/s Frecuencia [Hz].
Considerando el retardo de fase que pudiera introducir un filtro con las
caractersticas descritas, es posible determinar este valor en forma aproximada
observando la figura 3.16. De ella se puede deducir que en condiciones de operacin
es inferior a 1, lo cual en trminos de magnitud, no representa ningn inconveniente
en el desempeo global del compensador.
45

La apariencia fsica del filtro pasivo de tensin se muestra en fotografa
de la figura 3.17.

Figura 3.17: Fotografa del filtro pasivo de tensin.
De este modo, el filtro pasivo diseado cumple con los objetivos
propuestos de eliminar las componente armnicas que pudiesen existir en las
tensiones de alimentacin sin agregar un retardo de fase significativo que pudiera
afectar el comportamiento del sistema en su totalidad.

Inductores 25 mH]
Capacitores 25 [F]
46

IV RESULTADOS PARA CARGAS TRIFSICAS LINEALES.
En el presente captulo se muestran los resultados obtenidos para la
compensacin de cargas trifsicas lineales a travs del compensador cuyas
caractersticas se han presentado en el captulo anterior.
Los contenidos se encuentran organizados de acuerdo a los resultados de
las simulaciones, que avalan el correcto funcionamiento del equipo, y las curvas
experimentales logradas en la operacin del prototipo.

4.1 Resultados de simulaciones para cargas trifsicas lineales.
Para llevar a cabo las simulaciones del compensador se emple el
programa PSIM, el cual es un software especializado en el mbito de equipos para
potencia media o alta y que posee los elementos electrnicos de potencia y elementos
digitales de control involucrados en el diseo del equipo.
Con el objetivo de corroborar el correcto funcionamiento del equipo
compensador se realizaron dos pruebas de compensacin. La primera de ellas
consistente en compensar una carga equilibrada y la segunda en compensar y
balancear una carga desequilibrada en su parte reactiva.
En el caso de la prueba de compensacin de una carga equilibrada se
emple el esquema de simulacin mostrado en la figura 4.1.
Como muestra la figura, se utiliz una carga en configuracin estrella,
consistente en una resistencia en serie con una inductancia, cuyos valores se
muestran en la tabla 4.1. Dado que el nmero de bits en el compensador es mnimo,
los valores de carga se eligieron en forma cuidadosa de modo de lograr que la
simulacin ejemplifique en la forma ms clara posible el cumplimiento de los
fundamentos tericos.
47

Figura 4.1: Esquema de simulacin de compensador y carga equilibrada.
Adicionalmente, el voltaje de alimentacin se fij en 100 volts fase-fase.
Tabla 4.1: Parmetros de carga en la prueba de compensacin de carga equilibrada.
Elemento Valor
R
a
=R
b
=R
c
44 []
L
a
=L
b
=L
c
280 [mH]

En la simulacin el compensador se conecta a los 25 [ms] Con ello se
pretende mostrar las condiciones de carga sin el efecto de compensacin durante el
intervalo de tiempo entre los 0 [ms] y los 25 [ms].
Adicionalmente, el intervalo restante, entre los 25 [ms] y el trmino de la
simulacin en 100 [ms], muestra el periodo transitorio de la conexin de
condensadores y el resultado final luego de la compensacin. Los grficos obtenidos
se muestran en la figura 4.2.
Como es posible observar en la figura anterior, las corrientes de lnea
resultantes luego de la compensacin son completamente sinusoidales. Asimismo,
durante el proceso de conexin de los condensadores no se aprecian corrientes de
inrush. Adems, las corrientes que aporta el compensador se encuentran libres de
Fuente
Compensador
Filtro
Pasivo
Carga RL
48

armnicos, partiendo desde condiciones iniciales cero y creciendo en forma senoidal,
tal como se haba anticipado en la teora.

Figura 4.2: Resultados de simulacin, prueba de compensacin de carga equilibrada.
Respecto de los tres ltimos grficos que aparecen en la figura 4.2, estos
muestran la relacin entre las corrientes de lnea con sus respectivos voltajes fase
neutro. De ellos se desprende que pese a existir un desfase inicial entre ambos, una
vez llevado a cabo el proceso de compensacin este desfase se vuelve nulo, lo cual
cumple los objetivo propuestos.
0 0.025 0.05 0.075 0.1
Time [S]
Corrientes de lnea: Ia Ib Ic
Corrientes del compensador: ICa ICb ICc
Corriente de lnea Ia y Voltaje fase neutro Van/100
Corriente de lnea Ib y Voltaje fase neutro Vbn/100
Corriente de lnea Ic y Voltaje fase neutro Vcn/100
49

Finalmente, es importante notar que la compensacin se lleva a cabo en
forma prcticamente instantnea, lo cual prueba que la respuesta dinmica del
compensador es muy buena.
Para la prueba de compensacin y balance de una carga desbalanceada en
su parte reactiva se consider el circuito de la figura 4.3.

Figura 4.3: Esquema de simulacin de compensador y carga desequilibrada.
Para esta prueba se emple una carga en configuracin delta consistente
en una resistencia con un inductor en serie. La carga est pensada para tener una
potencia activa equilibrada y una potencia reactiva desequilibrada que el
compensador debe corregir.
Al igual que el caso anterior se eligieron valores que permitan una
simulacin ilustrativa. Los valores de los elementos se muestran en la tabla 4.2.
Al igual que en la simulacin previa, el intervalo entre el inicio de la
simulacin y los 25[ms] muestra las condiciones de carga previas a la compensacin,
en tanto que el intervalo restante hasta los 100 [ms] incluye los efectos de
compensacin y balance de la parte reactiva de la carga.
Fuente
Compensador
Filtro
Pasivo
Carga RL
50

Tabla 4.2: Parmetros de carga en la prueba de compensacin de carga
desequilibrada.
Elemento Valor
R
a
=R
b
=R
c
100 []
L
a
790 [mH]
L
b
490 [mH]
L
c
390 [mH]

Los resultados obtenidos se muestran en la figura 4.4.

Figura 4.4: Resultados de simulacin, prueba de compensacin de carga
desequilibrada.

Corrientes de lnea: Ia Ib Ic
Corriente de lnea Ia y Voltaje fase neutro Van/100
Corriente de lnea Ib y Voltaje fase neutro Vbn/100
Corriente de lnea Ic y Voltaje fase neutro Vcn/100
0 0.025 0.05 0.075 0.1
Time [S]
51

En este caso, las observaciones de la simulacin permiten elaborar
conclusiones similares al caso anterior, es decir, las corriente de lnea se mantienen
sinusoidales y sin corrientes de inrush durante el proceso de conexin, las
corrientes de lnea con sus respectivos voltajes fase neutro tienden a quedar en fase
luego de la compensacin y la respuesta dinmica del compensador es rpida y
precisa.
En forma adicional, en el segundo grfico, donde aparecen las corrientes
de compensacin, se muestra que el compensador aporta a cada fase, en forma
respectiva, la corriente necesaria para balancear la parte reactiva de la carga. De este
modo la fuente visualiza el conjunto como una carga resistiva equilibrada.
En el caso particular del compensador utilizado, la capacidad para
realizar balance y compensacin es bastante limitada lo cual justifica el hecho que la
corriente de lnea de la fase b no quede exactamente en fase con el voltaje fase
neutro respectivo. Este problema se corrige al ampliar el nmero de bits ms
significativos.

4.2 Resultados experimentales para cargas trifsicas lineales.
Los resultados experimentales que se presentan a continuacin fueron
obtenidos a partir de la operacin de un prototipo de 2 [KVA], cuyas caractersticas
constructivas fueron descritas en el captulo 3.
El voltaje de alimentacin se conecta a travs de un autotransformador
que permite regular el voltaje aumentndolo en forma progresiva hasta los 110 volts
fase-fase.
La carga lineal utilizada corresponde a un motor de induccin cuyas
caractersticas se muestran en la tabla 4.3. En la entrada del motor se han dispuesto
tres resistencias en serie (R
s
) para conferir a la carga de un consumo de potencia
activa.
52

Tabla 4.3: Parmetros del motor de induccin.
Parmetro Valor
Potencia nominal 3.7 [KW]
Voltaje nominal 220/380 [V]
Corriente nominal 16[A]

La figura 4.5 muestra el esquema bsico de conexin entre el
compensador y la carga lineal compuesta por el motor de induccin y resistencias.

Rs
Rs Filtro
Pasivo
Rs
Compensador
Binario
Tiristorizado
Voltaje de
Alimentacin
Motor de
Induccin

Figura 4.5: Esquema de conexin de compensador y carga lineal.
A diferencia del caso de las simulaciones, en el cual los valores de carga
fueron escogidos de modo de ser ilustrativos del comportamiento del compensador,
en la prctica los valores de carga corresponden a elementos que se encuentran
disponibles en el laboratorio por lo cual los experimentos no son ptimos para
describir el funcionamiento del prototipo.
Este fenmeno ocurre debido a que el motor de induccin no aporta un
desfase significativo para las corrientes de carga respecto del voltaje de
alimentacin. Pese a ello, de las curvas experimentales es igualmente posible
demostrar que el equipo compensador posee las caractersticas deseables de
operacin que le fueron conferidas en el anlisis terico del captulo 2.
53

Los resultados obtenidos, para una resistencia serie R
s
de 44 [], se
muestran en las figuras 4.6 a 4.9.

s
=44 []. Voltaje de
alimentacin (V
s
, 80 [V/div]) y Corriente de carga (I
L
, 1.25 [A/div]). Escala de
tiempo 5 [ms/div].
La figura 4.6 sirve para mostrar el desfase existente entre el voltaje de
alimentacin (V
s
) y la corriente de carga respectiva (I
L
), este desfase no es de gran
magnitud, sin embargo el compensador tiene sensibilidad suficiente como para
detectarlo y compensarlo. Dado que la carga es lineal y equilibrada, las corrientes
son sinusoidales e iguales para las tres fases.
En la figura siguiente (figura 4.7) es posible apreciar la corriente de lnea
(I
s
), la cual se encuentra en fase con el voltaje de alimentacin gracias al efecto del
compensador.

s
=44 []. Voltaje de
alimentacin (V
s
, 80 [V/div]) y Corriente de lnea (I
s
, 1.25 [A/div]). Escala de tiempo
5 [ms/div].
V
s

I
L

I
s

V
s

54

En esta figura, adems, es posible notar que la corriente compensada no
tiene perturbaciones ni tampoco componentes armnicas, su forma es enteramente
sinusoidal lo cual confirma que la operacin del compensador es correcta.
La figura 4.8 muestra la corriente de compensacin (I
c
) que entregan los
condensadores del compensador binario tiristorizado, esta corriente se encuentra
desfasada 90 respecto del voltaje tal como era esperable.
A partir de esta figura es posible confirmar el hecho que la conexiones de
los condensadores se llevan a cabo en los instantes ptimos de conexin, ya que no
se aprecian corrientes indeseables de inrush.

s
=44 []. Voltaje de
alimentacin (V
s
, 80 [V/div]) y Corriente de compensacin (I
c
, 0.5 [A/div]). Escala
de tiempo 5 [ms/div].

La figura 4.9 en tanto muestra los resultados del proceso de control, en el
cual se calcul que la compensacin deba llevarse a cabo con el aporte de un solo
condensador que corresponde al dgito ms significativo. Por este motivo, el
condensador de 30 [F] se encuentra conectado en tanto que el condensador de 15
[F] se encuentra desconectado (corriente nula).

I
c

V
s

55

s
=44 []. Corriente de
cada condensador del compensador (I
c15uF
e I
c30uF
, 1 [A/div]). Escala de tiempo 5
[ms/div].
Adicionalmente al experimento anterior, se llev a cabo una segunda
prueba en la cual la resistencia serie que acompaa al motor de induccin fue
reducida a la mitad, es decir el valor de R
s
corresponde a 22 [] . Este cambio
representa un aumento de la corriente de carga lo cual debiera traducirse en un
cambio en el resultado del proceso de control.
Los resultados obtenidos, para una resistencia serie R
s
de 22 [], se
muestran en las figuras 4.10 a 4.11.

s
=22 []. Voltaje de
alimentacin (V
s
s
[ms/div]
Conexin del
Compensador
Conexin de
Carga
Vs
Is
I
C15uF

I
C30uF

56

En esta prueba, adems, se observan los instantes en que se conectan la
carga y el compensador, permitiendo una completa visualizacin de los periodos
transientes, los que son crticos en la operacin de todo sistema elctrico.
De la figura 4.10 pueden extraerse comentarios similares a los de la
prueba anterior, es decir, la corriente de lnea presenta un desfase respecto del voltaje
de alimentacin el cual es corregido luego de la conexin del compensador en forma
limpia, sin introduccin de componentes indeseables como sobre-corrientes o
armnicos.
Es particularmente interesante notar que la correccin del factor de
potencia se lleva a cabo tan solo un ciclo despus de la conexin del equipo
compensador. Este hecho es un indicador de la excelente respuesta dinmica que
permite el sistema de control basado en la evaluacin de las corrientes en cuadratura.
Adicionalmente si se analiza la figura 4.11, es posible constatar que el
control directo vara su decisin ya que conecta ambas ramas de condensadores,
aumentando as la corriente de compensacin a su mxima capacidad.
Este resultado es consistente con lo esperado puesto que las corrientes de
carga haban aumentado producto de la disminucin de la resistencia R
s
.

s
=22 []. Corriente de
cada condensador del compensador (I
c15uF
e I
c30uF
[ms/div]
Conexin del
Compensador
I
C15uF

I
C30uF

57

Los resultados presentados en este captulo, tanto para el caso de las
simulaciones como los resultados experimentales obtenidos a partir del prototipo
construido en laboratorio, permiten comprobar que el funcionamiento del equipo es
correcto y concuerda con lo esperado a partir de los anlisis tericos presentados en
el captulo 2.
58

59

V COMPENSACIN DE CARGAS TRIFSICAS
CONTAMINANTES.
Una vez analizado el caso de la compensacin de cargas trifsicas
lineales, es necesario estudiar la misma problemtica aplicada a cargas no lineales
que entregan al sistema elctrico componentes armnicas indeseables.
En este caso, la solucin es posible de llevar a cabo en forma eficiente a
travs de un filtro activo de potencia de tipo paralelo. Un filtro de estas
caractersticas permite satisfacer en forma simultnea la cancelacin de armnicos,
balance de carga y la correccin de factor de potencia. Sin embargo, su capacidad es
limitada ya que los elementos semiconductores empleados (IGBTs) no soportan
altas tensiones. Adems el costo de dichas vlvulas es muy elevado. Este ltimo
argumento, sirve de motivacin para estudiar la interconexin entre un compensador
binario tiristorizado y un filtro activo, en la cual el problema de compensacin de
carga sea resuelto en forma efectiva y con una operacin ptima de ambos equipos.
En el presente captulo se presenta informacin referente al filtro activo
de potencia e interconexin de ste con el compensador estudiado en los captulos
precedentes. El propsito de presentar esta informacin es facilitar el entendimiento
de las ventajas y desventajas del sistema interconectado as como las precauciones
que es necesario considerar en la operacin conjunta de ambos equipos.

5.1 Filtro activo paralelo.
La informacin contenida en este captulo resume los principios bsicos
de funcionamiento y mtodo de control del filtro activo paralelo que ser
interconectado con el compensador.
La apariencia fsica del filtro activo empleado se muestra en la fotografa
de la figura 5.1.
60

Figura 5.1: Fotografa del filtro activo paralelo.

5.1.1 Principio de funcionamiento.
El filtro activo paralelo, tal como su nombre indica se conecta en paralelo
con la carga, tiene por objetivo eliminar las componentes armnicas en las corrientes
de lnea que son generadas por cargas contaminantes. Adems puede tambin
compensar la corriente reactiva logrando un factor de potencia unitario. Para ello
consta de un puente inversor rectificador actuando como fuente de voltaje tal como
muestra la figura 5.2.
De acuerdo a esta figura, la inductancia de entrada, L
e
, permite absorber
las diferencias de voltaje armnico entre la tensin del sistema y el voltaje de salida
del inversor. Desde el punto de vista de funcionamiento del filtro activo, esta
inductancia debe ser pequea, pues de otro modo limita la compensacin de
armnicas de alto orden. Por su parte, la resistencia de entrada, R
e
, representa las
prdidas hmicas propias de los elementos que componen el filtro [Contar97].
61

Figura 5.2: Filtro activo paralelo con inversor fuente de voltaje.
En el caso del prototipo de filtro activo utilizado, los valores de los
parmetros anteriores se muestran en la tabla 5.1.
Tabla 5.1: Valores de los elementos del filtro activo paralelo.
Elemento Valor
R
e 0.05 []
L
e
15.00 [mH]
C 3000 [F]

En trminos generales, para que la corriente en la lnea, i
s
, sea sinusoidal
y en fase con el voltaje fase-neutro, la corriente generada por el filtro activo, i
f
, debe
contener una componente en fase con el voltaje (i
fd
), otra componente en cuadratura
(i
fq
) y una ltima componente que agrupe a los armnicos (i
fh
). De este modo la
corriente entregada por el filtro se puede definir como [Contar97]:
+ + =
h
fh fq fd f
i i i i (5.1)
62

Para poder lograr versatilidad en las corrientes de compensacin el
puente inversor rectificador deber tener un control de ancho de pulso PWM, el cual
define la calidad de compensacin del filtro a travs de su frecuencia de modulacin.
Por otra parte, ya que no se requiere suministrar potencia activa, el lado de corriente
continua queda reducido a un elemento simple que acumula energa, que en este caso
es un condensador.
Al realizar un breve anlisis de las potencias instantneas activas y
fluctuantes, es posible determinar las principales ecuaciones que describen el
principio de funcionamiento del filtro activo paralelo.
Asumiendo que los voltajes aplicados al filtro y a la carga son iguales,
balanceados y con rotacin de fase positiva, se tiene que las corrientes de lnea en la
carga, i
load
, pueden escribirse de acuerdo a la siguiente ecuacin [Contar97]:
j load d j load j load
i i i
+ = (5.2)
Donde:
i
load j
es la corriente de lnea en la carga de la fase j.
i
load jd
es la componente en fase con el voltaje fase-neutro.
j load
i
es la suma de las corrientes en cuadratura y armnicas (corrientes

reactivas o fluctuantes).
Adicionalmente, la potencia instantnea de la carga (p
load
) puede
escribirse como [Contar97]:
load load c load c b load b a load a load
p P i v i v i v p + = + + = (5.3)
Donde:
v
a
, v
b
y v
c
son los voltajes instantneos aplicados a la carga.
P
load
es la potencia activa promedio de la carga.
63

load
p es la potencia fluctuante de la carga.
En forma anloga, la corriente (i
fj
) y la potencia generada por el filtro
activo quedan representadas por las siguientes expresiones [Contar97]:
j f d j f j f
i i i
+ = (5.4)
f f c f c b f b a f a f
p P i v i v i v p + = + + = (5.5)
Donde:
i
f j
es la corriente de lnea en el filtro activo de la fase j.
I
f jd
es la componente en fase con el voltaje fase-neutro.
j f
i
es la suma de las corrientes en cuadratura y armnicas.

v
a
, v
b
y v
c
son los voltajes instantneos aplicados al filtro.
P
f
es la potencia activa promedio del filtro.
f
p es la potencia fluctuante del filtro.
Puesto que debe cumplirse que la potencia de entrada al filtro activo sea
igual a la de salida y despreciando las prdidas ocasionadas en las conmutaciones de
los elementos semiconductores y en las bobinas de entrada al filtro, se tiene que
[Contar97]:
t
u
C u p
c
c f
= (5.6)
Donde:
u
c
es el voltaje en bornes del condensador C de la figura 5.1.1.
La potencia promedio en tanto puede definirse como [Contar97]:
| |
T
W
u T u C
T
P
c
c c f
= = ) 0 ( ) (
2
1
2 2
(5.7)
64

Donde:
T
W
c
es la potencia promedio existente en el capacitor durante un

perodo de tiempo, T.
Finalmente, para que las corrientes de lnea sean sinusoidales y estn en
fase con el voltaje se debe cumplir que [Contar97]:
0 = +
f load
p p (5.8)
Es decir, la suma de las potencias fluctuantes de la carga y el filtro activo
deben cancelarse.

5.1.2. Control Proporcional-Integral (PI).
El filtro activo empleado utiliza una estrategia de control simple y
efectiva en la cual, a partir de mediciones de las corrientes de lnea en la fuente, se
fuerza a stas a ser sinusoidales y estar en fase con los voltajes fase-neutro
respectivos. De esta forma, la condicin
load f
p p = , vista en la seccin anterior
(ecuacin 5.8), se relaja ya que se cumple por aadidura.
Analizando la ecuacin de conservacin de la potencia instantnea es
posible observar que si las corrientes en la fuente son balanceadas, con factor de
potencia unitario y libre de armnicas se cumple [Contar97]:
T
W
P I V P P P p
c
load s f load s s
= = = = 3 (5.9)
O equivalentemente:
(
=
(
=
2
2 3
1
3
1
c load
c
load s
u
T
C
P
V T
W
P
V
I (5.10)
65

De este modo, el valor de la corriente de lnea, I
s
, puede ser controlado a
partir de las variaciones del voltaje en el condensador, u
c
. Adems, el objetivo del
control se resume a igualar el valor real de I
s
con P
load
/(3V).
Conforme a esto, el filtro activo paralelo dispone de un controlador
proporcional integral, PI, cuyo esquema se muestra en la figura 5.3.

Isa
G2A
Imagen Vc
x
-
-
-
G1B
Is
Uc_ref
-
+
x
Isc_ref
G1A
G2B
PWM
+
Isa_ref
PI
Isb
Isb_ref
Isc
+
G3B
Imagen Vb
x
Uc
Imagen Va
G3A
+

Figura 5.3: Esquema de control proporcional integral.
De acuerdo con la figura 5.3, las referencias de corriente, I
s ref
, se
obtienen multiplicando las imgenes de los voltajes fase-neutro con la amplitud de
corriente requerida, la cual es calculada por el control PI a partir de la regulacin del
voltaje en el condensador, es decir, manteniendo el voltaje en el condensador del
filtro, u
c
, de acuerdo a una referencia u
c ref
.
Posteriormente, se compara el valor real de las corrientes de lnea en la
fuente con las referencias generadas, resultando seales de error que son utilizadas
para generar una modulacin por ancho de pulso (PWM) que enciende o apaga las
vlvulas de potencia a travs de circuitos driver apropiados.
66

Para completar el estudio del sistema de control del filtro activo, se
muestran dos relaciones que deben cumplirse para que el control sea estable
[Contar97]:
i e p e
p
s
e p
c
s
K L K R
V K
I
L K
u C
I
+
<
<
2
cos
3
max
max

Donde:
K
p
es la ganancia proporcional del control.
K
i
es la ganancia integral del control.
La informacin precedente muestra que la ganancia proporcional no
puede ser muy alta ya que la corriente fundamental mxima que puede consumir o
entregar el filtro activo disminuye. Adicionalmente, mantener la regulacin en el
voltaje del condensador depende del factor de potencia existente en la carga, no
pudindose operar con cargas cuyo factor de potencia sea nulo.
Finalmente, para el caso del prototipo de filtro activo paralelo utilizado,
es importante sealar que el sistema de control se encuentra implementado a partir de
circuitos analgicos que reciben como entrada los valores sensados de la tensin de
alimentacin Va, tensin del condensador u
c
y las corrientes Ib e Ic. La corriente Ia
se calcula a partir de las dos anteriores por diferencia. Los valores de los parmetros
de control se muestran en la tabla 5.2.
Tabla 5.2: Valores de los parmetros de control del filtro activo paralelo.
Elemento Valor
K
p
1.02
K
i
51.00
Ref_V
C
150 [V]

(5.11)

(5.12)
67

5.2 Interconexin del compensador y el filtro activo paralelo.
El compensador construido realiza en forma eficiente la tarea de
compensar reactivos, dejando factor de potencia muy cercano a la unidad. Sin
embargo, pese a que no se introducen componentes armnicos al sistema, el
compensador binario tiristorizado no tiene la capacidad de cancelar las componentes
armnicas presentes en las corrientes de carga.
El filtro activo paralelo en tanto, permite compensar los reactivos y las
armnicas presentes en la carga. Sin embargo posee una fuerte restriccin en su
capacidad de operacin ya que para altas potencias los elementos conductores
IGBTs no son an adecuados (no soportan tensiones mayores a los 2.5 [KV] entre
bornes). Adems los costos asociados al equipo, en especial a las vlvulas ya
mencionadas, lo hacen poco rentable.
Las desventajas mostradas para ambos equipos sirven de motivacin para
el estudio de una configuracin en la que el compensador, construido para alta
potencia, realice el balance de la parte reactiva y compensacin de carga. Por su
parte el filtro activo paralelo, construido para potencia baja o moderada, equilibre la
potencia activa y cancele armnicas.
En el estudio presentado a continuacin, se analiza la interconexin del
filtro activo paralelo con el compensador binario tiristorizado en configuracin delta
y en configuracin estrella, en este ltimo caso se considera adems la interaccin
con filtro pasivo de tensin.
Los diagramas de interconexin para cada uno de los caso recin
mencionados se muestran en las figuras 5.4 y 5.5.
En general, la conexin de los equipos en cascada, permite resolver los
inconvenientes asociados a cada equipo individualmente y ampliar el espectro de
operacin ya que, trabajando en forma conjunta, se tiene la capacidad de satisfacer
los requerimientos de compensacin, balance y cancelacin de armnicos en el caso
de cargas contaminantes y de alta potencia.
68

Filtro Activo
ab
(f)
I
Vb
I
Compensador
configuracin
Delta
I
b
a
B
C
Carga
b
I
ca
(c)
(c)
I
Vc
(c)
Va
(f)
bc
b
a
B
(c)
c
c
(f)
c a
B
I
Re
(c)
Le
(c)

Figura 5.4: Esquema de interconexin del compensador en configuracin delta y el
filtro activo paralelo.
I
Va
an
B
Vb
I
Cf
Filtro Activo
Cf
(f)
(c) (c)
b
I
(f)
Compensador
configuracin
Estrella
Filtro Pasivo
(c)
a
I
C
bn
(c)
(f)
Re
Lf
Cf
b
I
a
Vc
I
(c)
c c
N
B
cn
Carga
Lf
Lf
Le
B
(c)

Figura 5.5: Esquema de interconexin del compensador en configuracin estrella y el
69

Si se considera esencialmente la configuracin delta del compensador, es
posible establecer que la interconexin propuesta cuenta con varias ventajas, la
primera de ellas consiste en la ampliacin del espectro operativo tal como fue
enunciado en el prrafo anterior. Adems la compensacin de carga se hace con
mucha mayor precisin ya que el filtro activo paralelo permite compensar las
diferencias del bit menos significativo del compensador. De este modo, la variacin
en la capacidad de compensacin deja de ser escalonada y se torna completamente
lineal.
Como otra ventaja del sistema se puede mencionar que el sistema de
control de cada equipo es independiente. Uno de ellos basado en la toma de muestras
de las corrientes en la carga y el otro en la toma de muestras de las corrientes de
lnea. De esta forma, una vez que el compensador realiza la compensacin de la
carga, el conjunto compensador-carga es visto por el filtro como una nica carga
dinmica la cual se encuentra altamente compensada y balanceada en su parte
reactiva. Por lo tanto, su trabajo se reduce a la entrega de componentes armnicas y
de un pequeo monto de potencia reactiva fundamental.
Adicionalmente, cada sistema de control por separado tiene una
excelente respuesta dinmica, compensando prcticamente en forma instantnea las
variaciones existentes en la carga. Por este motivo, la interconexin entre el
compensador y el filtro activo no se encuentra limitado en su respuesta, teniendo una
capacidad dinmica muy alta.
Desde el punto de vista constructivo, el hecho que la operacin del
compensador sea a alta potencia ofrece mltiples ventajas en cuanto a robustez y
costo, ya que se emplean tiristores y diodos, que no solo son ms econmicos que las
vlvulas de conmutacin forzada, sino que adems son confiables para su uso con
voltajes del orden de los kilo-volts y corrientes de alto amperaje. La confiabilidad
adems, se encuentra favorecida por el hecho que la conmutacin de estas vlvulas
se realiza a la frecuencia de la red, es decir, 50 hertz, lo cual es una frecuencia baja
que no ocasiona problemas.
Por otra parte el diseo del compensador ofrece mucha facilidad para
poder ampliar la capacidad de compensacin puesto que solo es necesario agregar
70

una o ms ramas de condensadores, de mayor valor a los existentes, los cuales pasan
a constituirse como bits ms significativos.
De acuerdo con las caractersticas descritas precedentemente existen
fundamentos que permiten suponer la efectividad del sistema interconectado
compensador-filtro activo paralelo en todos sus aspectos.
Las caractersticas recin mencionadas, pueden extenderse hacia el caso
en que el compensador se encuentra conectado en configuracin estrella. No obstante
lo anterior, existen precauciones que deben tenerse en consideracin al momento de
conectar ambos equipos. En el caso de cargas altamente contaminantes se perciben
dos problemas: por una parte los condensadores trabajan con tensin no sinusoidal
por lo cual la compensacin no est libre de armnicos y por otra parte las corrientes
distorsionadas pueden interrumpir la conduccin de los tiristores.
En este aspecto, el punto de mayor inters se encuentra referido a la
existencia del filtro pasivo de tensin. En presencia de cargas contaminantes, el filtro
pasivo perjudica el desempeo del compensador ya que la corriente de carga
contaminante, al circular por sus inductancias en serie distorsionan la tensin de
entrada del compensador. Por este motivo los condensadores traspasan hacia el
sistema, las componentes armnicas indeseables a travs de la corriente de
compensacin.
Debido al argumento anterior, existen fundamentos que permiten
proponer la eliminacin del filtro pasivo de tensin que media en la interconexin
del compensador con el filtro activo. Sin embargo, es necesario considerar que junto
con ello, se elimina el neutro capacitivo del compensador y por ende el encendido de
los tiristores pueden verse afectado.
En el siguiente captulo, mediante pruebas experimentales y de
simulacin se presenta un anlisis respecto de las ventajas y desventajas de las
distintas alternativa de interconexin entre el compensador binario tiristorizado y el
71

La fotografa de la figura 5.6 muestra el aspecto fsico del sistema
interconectado compensador-filtro activo.

Figura 5.6: Fotografa del sistema interconectado compensador-filtro activo.

Compensador
Filtro Activo Paralelo
72

VI RESULTADOS PARA CARGAS TRIFSICAS
CONTAMINANTES.
El contenido de este captulo muestra los resultados obtenidos para el
sistema interconectado entre el compensador y el filtro activo paralelo, cuyas
caractersticas se han presentado anteriormente.
Dichos resultados se encuentra separados de acuerdo a los resultados de
las simulaciones y las curvas experimentales logradas en la operacin de los
prototipos construidos. En ambos casos se presenta la operacin conjunta de los
equipos, as como las consideraciones que han sido mencionadas en el captulo
anterior y que se visualizan a travs de las curvas obtenidas.

6.1 Resultados de simulaciones para cargas trifsicas contaminantes.
Al igual que para el caso de las simulaciones con carga trifsica lineal,
para llevar a cabo las simulaciones del sistema interconectado entre el compensador
y el filtro activo se emple el programa PSIM.

6.1.1. Sistema compensador y filtro activo paralelo.
Primeramente se presentan las simulaciones llevadas a cabo para el
sistema interconectado estando el compensador binario tiristorizado en configuracin
delta. El esquema de simulacin se muestra en la figura 6.1.
El objetivo de esta simulacin es mostrar que la operacin del sistema
compensador-filtro activo es factible y adems que cumple con las ventajas descritas
en el captulo anterior.
73

De este modo, la simulacin se inicia visualizando las condiciones de
carga lineal originales, las cuales son compensadas por el compensador.
Posteriormente se agrega una carga no lineal que introduce armnicos que perjudican
el desempeo del compensador y luego se conecta el filtro activo que produce una
mejora general en la operacin del sistema.

Figura 6.1: Esquema de simulacin de compensador en configuracin delta, filtro
activo y carga contaminante.
Conforme a lo anterior, los eventos presentes en la simulacin se
muestran en la tabla 6.1.
Tabla 6.1: Eventos de la simulacin del sistema compensador_filtro activo.
Tiempo Evento
0 [ms] Inicio de la simulacin (carga lineal)
25 [ms] Conexin del compensador
85 [ms] Conexin de carga contaminante
145 [ms] Conexin del filtro activo
200 [ms] Fin de la simulacin
El voltaje de alimentacin corresponde a 100 volts fase-fase.
Fuente
Compensador en delta
Filtro
Activo
Carga Lineal
Carga no Lineal
74

La carga lineal empleada es equilibrada y en configuracin estrella.
Consiste en una resistencia en serie con un inductor, entre cada fase y el neutro,
cuyos parmetros se muestran en la tabla 6.2.
Tabla 6.2: Parmetros de carga lineal, simulacin del sistema compensador-filtro
activo.
Elemento Valor
Ra=Rb=Rc 60 []
La=Lb=Lc 150 [mH]

La carga no lineal en tanto, es representada por un puente de diodos de
onda completa que alimenta una carga resistiva en serie con un inductor, cuyos
valores corresponden a 80 [] y 20 [mH] respectivamente. En la entrada del puente
de diodos se encuentran inductancias de 0.5 [mH].
Adicionalmente es necesario aclarar que la referencia de voltaje para el
condensador del filtro activo (elemento acumulador de energa) est fijada en 150
[VDC] y la frecuencia de conmutacin en 10 [KHz].
Los resultados obtenidos se muestran en la figura 6.2. En el segundo
grfico de esta figura, es posible apreciar que pese a que se conecta una carga
contaminante, las condiciones de operacin del compensador no varan. De este
modo las corrientes de compensacin son completamente sinusoidales y permiten
corregir el factor de potencia de la carga.
La conexin del filtro activo, por su parte, permite al sistema retornar a
su condicin de corrientes de lnea prcticamente sinusoidales, tal como se observa
en el cuarto grfico de la figura 6.2. donde ISa, ISb e ISc aparecen con sus
componentes armnicas casi totalmente canceladas a partir de los 160 [ms].
Respecto de la relacin entre los voltajes en la fuente de alimentacin y
las corrientes de lnea, dado que la carga simulada es equilibrada, el ltimo grfico
de la figura 6.2 muestra sin prdida de generalidad el caso de la fase a.
75

Figura 6.2: Resultados obtenidos, compensador (configuracin delta), filtro activo y
carga contaminante.
En las curvas mostradas se puede ver el desfase inicial entre corriente y
voltaje, el cual es corregido al momento de conectar el compensador. Dado que el
puente de diodos no representa un desfase importante, el efecto del compensador an
resulta eficaz y es finalmente complementado con la operacin del filtro activo. De
este modo, la condicin de desfase nulo se mantiene a travs del tiempo.

Corrientes de carga: ILa ILb ILc
Corrientes del filtro activo: IFa IFb IFc
Corrientes de lnea: ISa ISb ISc
0 0.05 0.1 0.15 0.2
Time [S]
Corriente de lnea ISa y Voltaje de la fuente Va/20
76

Finalmente es importante notar que la respuesta dinmica del conjunto es
bastante buena ya que tanto el compensador como el filtro activo paralelo cumplen
sus objetivos en unos pocos ciclos.
En el caso de la interconexin con el compensador binario tiristorizado
en configuracin estrella, la simulacin para carga trifsica contaminante se realiz
de acuerdo al esquema mostrado en la figura 6.3. Ntese que se ha agregado un filtro
pasivo entre el filtro activo y el compensador, el cual permite la conexin de un
neutro para el encendido de los tiristores del compensador.

Figura 6.3: Esquema de simulacin de compensador en configuracin estrella, filtro
activo y carga contaminante.
Tal como se haba mencionado en el anlisis terico, la carga
contaminante produce un apagado prematuro de los tiristores, motivo por el cual el
tiempo que se aplica la seal de encendido en las compuertas de los tiristores se
aument de 1 [ms] a 10 [ms].
Fuente
Compensador en estrella
Filtro
Pasivo
Carga Lineal
Carga no Lineal
Filtro
Activo
77

Los resultados obtenidos se muestran en la figura 6.4.

Figura 6.4: Resultados obtenidos, compensador (configuracin estrella), filtro activo
y carga contaminante.
Al hacer el anlisis de los grficos de corriente es posible constatar que
el funcionamiento del grupo carga lineal_compensador es adecuado. Sin embargo, al
conectarse la carga contaminante el desempeo del compensador empeora, ya que las

0 0.05 0.1 0.15 0.2
Time [S]
78

corrientes que entregan los condensadores se encuentran contaminadas con
componentes armnicas.
Al conectarse el filtro activo, ste entrega al sistema las armnicas
necesarias para anular el efecto de distorsin mencionado. De este modo, las
corrientes vuelven a ser sinusoidal. Este efecto se observa en la ltima seccin del
grfico de corrientes de lnea ISa, ISb e ISc a partir de los 160 [ms].
Respecto del ltimo grfico de la figura anterior, que muestra la relacin
entre la corriente de lnea ISa y el voltaje correspondiente con su escala simplificada
20 veces (Va/20), es posible observar que el desfase inicial entre corriente y voltaje
es corregido al momento de conectar el compensador. Posteriormente existe una
pequea perturbacin al conectar la carga contaminante, sin embargo, la condicin
de desfase nulo se mantiene a travs del tiempo.
Finalmente, al igual que en caso anterior, la respuesta dinmica del
conjunto es bastante buena ya que los objetivos de compensacin se satisfacen en
unos pocos ciclos.
De acuerdo con los comentarios que se deducen de las simulaciones
anteriores es posible constatar que el sistema interconectado del compensador y el
filtro activo funciona en forma correcta y logra los propsitos de compensar la carga
tanto en lo que se refiere al factor de potencia como a la cancelacin de armnicos.
Esto se cumple estando el compensador binario tiristorizado conectado
en configuracin delta como estrella. Sin embargo, en el ltimo caso el compensador
deja de trabajar bajo condiciones ptimas de operacin.
Esto no ocurre cuando el compensador binario tiristorizado se conecta en
configuracin delta, por lo cual el desempeo total y el de cada una de las partes del
conjunto es superior en este caso.

79

6.1.2 Configuracin del filtro pasivo en base a simulaciones.
Tal como se plante precedentemente, en el caso del compensador
conectado en configuracin estrella, los resultados finales son satisfactorios (ya que
la carga queda compensada y sin armnicos) pero se aprecian ciertos aspectos
desventajosos, los cuales estn involucrados con la existencia del filtro pasivo de
tensin. En efecto, la inductancia serie de dicho filtro, distorsiona la tensin de
entrada al compensador de modo que las corrientes entregadas por este equipo no
son sinusoidales agregando componentes armnicos al sistema.
Las simulaciones que se presentan a continuacin permiten analizar en
forma grfica las distintas opciones que existen para llevar a cabo la interconexin
entre el compensador y el filtro activo de modo que cada equipo trabaje en las
condiciones de operacin para las que fueron diseados.
Para realizar comparaciones directas, la carga empleada en cada caso es
la misma y posee los parmetros ya descritos en las simulaciones anteriores.
La figura 6.5 muestra los resultados obtenidos en una prueba en la que el
filtro pasivo fue suprimido por completo, es decir, la conexin es directa entre el
compensador en configuracin estrella y el filtro activo paralelo. En este caso el
neutro del compensador se encuentra libre constituyndose como un neutro flotante.
Lo interesante, en este caso, es apreciar el comportamiento del
compensador que se muestra en el segundo grfico de la figura 6.5. La inexistencia
del neutro capacitivo hace que el encendido de los tiristores se vea dificultado,
especialmente al momento en que el compensador entra en operacin. Esto ocurre
pese a que la seal de disparo aplicada a la compuerta tiene una duracin 10 [ms].
Lamentablemente, este efecto se ve agravado al momento de conectarse la carga
contaminante.
Respecto de la forma de onda de corriente que entregan los
condensadores, esta es una sinusoide pura. Sin embargo, se ve distorsionada
producto de las perturbaciones ocasionadas por el encendido de los tiristores.
80

Una vez que el filtro activo entra en funcionamiento, se aprecia un efecto
de resonancia entre el compensador y el filtro lo cual hace que las corrientes de
compensacin tengan un contenido de alta frecuencia.
Pese a lo anterior, el conjunto compensador-filtro activo consigue
compensar la carga, resultando corrientes de lnea prcticamente senoidales y en fase
con el voltaje de alimentacin tal como se observa en la porcin final del ltimo
grfico de la figura 6.5.

Figura 6.5: Resultados obtenidos, sin filtro pasivo y neutro flotante.

0 0.05 0.1 0.15 0.2
Time [S]
81

El que se consiga el resultado final deseable, tiene como costo un
aumento de las magnitudes de corriente del filtro activo. Cuantificando este aumento,
de las figuras 6.4 y 6.5, es posible observar que si en la prueba anterior las corriente
tenan un mximo cercano a 0.5 amperes, al quitar el filtro pasivo este valor mximo
es casi 1 ampere.
A continuacin se presentan los resultados de simulacin obtenidos para
la misma prueba anterior, sin filtro pasivo, pero esta vez el neutro del compensador
se encuentra conectado a la tierra del sistema.
Por este motivo, al filtro activo se le agreg un sensor de corriente, de
modo que todas las corrientes de lnea se midiesen directamente, evitando as el
clculo de la tercera corriente por diferencia que inducira a errores en el sistema de
control.
La figura 6.6 muestra las curvas obtenidas.
Haciendo un anlisis anlogo al anterior, es posible observar que el
problema de encendido de los tiristores mejora, especialmente al inicio de la
operacin del compensador. Sin embargo, al momento de conectar la carga
contaminante, el problema de encendido reaparece.
En consecuencia, la corriente de compensacin se distorsiona, lo cual
afecta en cierta medida la corriente de lnea que se observa desde la fuente.
Al igual que en la prueba anterior, el efecto de resonancia entre el
compensador y filtro activo persiste, con lo cual el filtro activo debe proporcionar
corrientes de cancelacin de armnicas de mayor magnitud.
El resultado final es apropiado, sin embargo, conlleva los costos ya
mencionados para el filtro activo paralelo.

82

Figura 6.6: Resultados obtenidos, sin filtro pasivo y neutro conectado a tierra.
Con el propsito de mejorar el encendido de los tiristores, en las
siguientes simulaciones se estudian otras posibles conexiones entre el compensador y
el filtro activo paralelo, esta vez considerando la existencia de un neutro capacitivo,
tal como se muestra en la figura 6.7
Al anteponer al compensador tres condensadores de 25 [F] cada uno, en
conexin estrella, se provee al compensador de un neutro capacitivo. Sin embargo, al
igual que en el caso anterior, al conectarse la carga contaminante los tiristores

0 0.05 0.1 0.15 0.2
Time [S]
83

tienden a apagarse. Los resultados obtenidos son de alta similitud con los que
muestra la figura 6.6.

Figura 6.7: Esquema de simulacin de compensador en configuracin estrella, filtro
activo y neutro capacitivo.
Debido al argumento precedente, las dos siguientes pruebas incluyen la
existencia de una inductancia en serie, tal como la configuracin original del filtro
pasivo, pero el objetivo es minimizar su valor de modo que produzca la menor
distorsin posible.
Los resultados obtenidos para inductores en serie de 5 [mH] se muestran
en figura 6.8.
Lo que se desprende de la figura 6.8 es que el desempeo general del
conjunto compensador-filtro activo empeora ya que las distorsiones en las corrientes
son tan significativas que exceden la capacidad del filtro activo de cancelarlas tal
como se muestra en el ltimo grfico de dicha figura.
Fuente
Compensador en estrella
Neutro
Capacitivo
Carga Lineal
Carga no Lineal
Filtro
Activo
84

En efecto, las corrientes que entrega el filtro alcanzan mximos
superiores a los 2 amperes, lo cual resulta insuficiente para cancelar los armnicos de
carga y el compensador.

Figura 6.8: Resultados obtenidos, Inductores de 5 [mH] y neutro capacitivo.
Finalmente, respecto del desempeo del compensador, si bien este
consigue dejar la corriente en fase con el voltaje, la introduccin de componentes
armnicas hacia el sistema es demasiado alta.
En la prxima simulacin de la figura 6.9 se muestran los resultados
obtenidos con inductores en serie de 15 [mH].
Los grficos de la figura 6.9 muestran que el desempeo del conjunto
mejora considerablemente respecto de la prueba anterior, pese a que las corrientes de

0 0.05 0.1 0.15 0.2
Time [S]
85

compensacin introducen armnicos al sistema, estos son posibles de compensar con
el filtro activo. Este equipo entrega corrientes acotadas inferiores a 1 ampere, nivel
de magnitud que permite hacer la comparacin respecto de los casos sin filtro activo,
y el modelo del sistema implementado en la prctica.
Al respecto, si se consideran los grficos de corriente del filtro (I
Fa
, I
Fb
e
I
Fc
), para las figuras 6.4, 6.5, 6.6 y 6.9, el resultado obtenido para la inductancia de
15 [mH] es similar al caso en que el conjunto compensador-filtro activo opera sin
filtro pasivo (con y sin neutro conectado a tierra). Sin embargo en estos tres casos,
donde la corriente alcanza un valor cercano a 1 ampere, el filtro activo se encuentra
ms exigido respecto al caso implementado (inductores de 25 [mH]) que registra
valores en torno a los 0.5 amperes.

Figura 6.9: Resultados obtenidos, Inductores de 15 [mH] y neutro capacitivo.

0 0.05 0.1 0.15 0.2
Time [S]
86

Adems, es posible comparar los resultados obtenidos para los tres
distintos valores de inductancias (5 [mH], 15 [mH] y 25 [mH]) , de acuerdo con los
grficos de I
Ca
, I
Cb
e I
Cc
de las figuras 6.4, 6.8 y 6.9.
A partir de ellos, en el caso de los aportes entregados por el compensador
es posible comprobar que la magnitud de las componentes armnicas contenidas en
la corriente de compensacin aumentan su magnitud conforme el valor de la
inductancia serie del filtro pasivo decrece, obtenindose mejores resultados con un
valor de 25 [mH] que corresponde al parmetro implementado en el prototipo de
compensador binario tiristorizado.
Conforme al anlisis presentado precedentemente y empleando el apoyo
de los resultados obtenido con simulaciones, es posible afirmar que si bien el filtro
pasivo corresponde a un elemento indeseable dentro de la interconexin del
compensador en configuracin estrella con el filtro activo, el perjuicio que realiza al
desempeo del conjunto se ve equiparado por la estabilidad que otorga al momento
de encender los tiristores y evitar resonancias dentro del sistema elctrico.
Finalmente, conforme con los anlisis de los resultados de simulaciones,
es posible concluir que la conexin delta del compensador binario tiristorizado es la
ptima para el conjunto compensador-filtro activo paralelo.

87

6.2 Resultados experimentales para cargas trifsicas contaminantes.
Previo a la exposicin de los resultados experimentales es necesario
mencionar que el prototipo de compensador binario tiristorizado empleado
corresponde a una configuracin estrella, ya que los resultados con conexin delta no
pudieron ser obtenidos debido a lo expresado en la seccin 1.3.
Los resultados experimentales expuestos en esta seccin se encuentran
separados en dos temas de inters. El primero de ellos corresponde a la verificacin
prctica de la problemtica observada con el filtro pasivo de tensin y el segundo
tema se refiere a la compensacin de carga contaminante propiamente tal.
En ambos casos, los resultados experimentales fueron obtenidos a partir
de la operacin conjunta del compensador binario tiristorizado y el filtro activo
paralelo, ambos prototipos de 2 [KVA], cuyas caractersticas constructivas fueron
descritas en los captulos 3 y 5 respectivamente.
Por su parte, el voltaje de alimentacin se conecta al sistema conformado
por el compensador, filtro activo y carga a travs de un autotransformador. De este
modo es posible regular el voltaje aumentndolo en forma progresiva. En
condiciones normales de operacin, la tensin de alimentacin se fij en 110 volts
fase-fase. El voltaje mximo de trabajo qued fijado en consideracin al diseo del
filtro activo de potencia, lo que afect al rendimiento del compensador que en un
principio fue diseado para 380 volts fase-fase.

6.2.1 Configuracin del filtro pasivo en base a resultados experimentales.
Abordando el primer tema correspondiente a la problemtica del filtro
pasivo de tensin, se llevaron a cabo diversas pruebas para distintas alternativas de
interconexin entre el compensador y el filtro activo paralelo. Al igual que en el caso
de los resultados de simulaciones se lleva a cabo un anlisis en base a las corrientes
involucradas en el sistema.
88

Las tres siguientes pruebas se realizaron utilizando una carga lineal
correspondiente al motor de induccin, cuyos parmetros se presentaron en la tabla
4.3 del captulo 4 y tres resistencias de 44 [] en serie.
Es necesario aclarar que al eliminar la inductancia serie del filtro pasivo,
al compensador le era imposible comenzar a operar, ya que los tiristores no lograban
encenderse. Por su parte el sistema de control del filtro activo entraba en una zona de
inestabilidad produciendo fuertes variaciones en el voltaje del condensador que
almacena energa. Este fenmeno podra eventualmente haber daado los elementos
semiconductores del equipo por lo cual se descontinu la prueba.
La figura 6.10 muestra los resultados obtenidos operando el sistema
compensador-filtro activo, reemplazando el filtro pasivo por tres inductores en serie
de 0.1 [mH]. Al no existir capacitores el neutro es flotante.
En el caso de la prueba presentada es necesario aclarar que, si bien el
filtro activo presentaba oscilaciones al momento de entrar en operacin, stas eran
mucho menores que cuando no haban inductancias conectadas. Finalmente el
sistema de control lograba estabilizarse y operar correctamente.
En el grfico es posible observar que los tiristores del compensador no
logran encenderse, lo cual permite suponer la necesidad de crear un neutro
capacitivo que permita un retorno para las corrientes de disparo que se aplican en las
compuertas de los tiristores.

Figura 6.10: Resultados experimentales, carga lineal, R
s
=44 []. Corriente de lnea
(I
s
, 1 [A/div]), Corriente compensada (I
p
, 1 [A/div]) y Corriente de compensacin (I
c
,
1 [A/div]). Esquema de conexin sin filtro pasivo, slo con inductor serie de 0.1
[mH] y neutro flotante. Escala de tiempo 5 [ms/div].
I
s
I
p
I
c
89

Adems observando con detalle las corrientes de lnea y compensada (en
este caso prcticamente idntica a la corriente de carga ya que el compensador est
inactivo) es posible notar el fenmeno de resonancia entre los equipos compensador
y filtro activo que haba aparecido en los resultados de simulaciones. En este caso la
resonancia corresponde con una componente de alta frecuencia pero baja amplitud.
En la siguiente prueba, a los inductores en serie, se les conect un grupo
de tres condensadores de 8 [F] en configuracin estrella, retornando de esta forma
al esquema original del filtro pasivo. Las curvas obtenidas se muestran en la figura
6.11.

s
=44 [].Corriente de lnea
(I
s
p
c
,
1 [A/div]). Esquema de conexin con filtro pasivo, con inductor serie de 0.1 [mH] y
capacitor de 8 [F]. Escala de tiempo 5 [ms/div].
Es posible apreciar que si bien los tiristores no se encienden durante el
ciclo completo, duran un mayor tiempo encendidos respecto de caso anterior.
Adicionalmente el fenmeno de resonancia persiste pero su amplitud se incrementa.
La figura 6.12 muestra los resultados experimentales conseguidos con
capacitores de 20 [F] en el filtro pasivo.

I
s
I
p
I
c
90

s
=44 [].Corriente de lnea
(I
s
p
c
,
1 [A/div]). Esquema de conexin con filtro pasivo, con inductor serie de 0.1 [mH] y
capacitor de 20 [F]. Escala de tiempo 5 [ms/div].
De acuerdo a las curvas obtenidas se desprende que, si bien los tiristores
progresan en lo que al encendido se refiere, la amplitud de la componente resonante
contina aumentando, por ello se hizo necesario aumentar el valor de las
inductancias del filtro pasivo reemplazndo las existentes por los inductores de 25
[mH] que formaban parte inicialmente del filtro pasivo.
El anlisis de resultados experimentales presentado precedentemente
permite validar las conclusiones finales obtenidas del anlisis en base simulaciones
presentado en la seccin anterior. Esto es, que la existencia del filtro pasivo en medio
de la interconexin del compensador con el filtro activo es necesaria pese al
perjuicio del desempeo del compensador binario tiristorizado.

6.2.2 Sistema compensador en configuracin estrella y filtro activo
paralelo.
Las siguientes figuras forman parte de la segunda temtica de esta
seccin ya que presentan los resultados experimentales obtenidos, a partir de la
operacin del conjunto compensador y filtro activo, en la compensacin de una carga
contaminante.
I
s
I
p
I
c
91

Al igual que para las pruebas experimentales presentada en el captulo 4,
la carga lineal utilizada corresponde a un motor de induccin cuyas caractersticas
fueron presentadas en la tabla 4.3.
Para poder apreciar las corrientes reactivas de carga, la operacin de este
motor se llev a cabo con el rotor bloqueado. Adems, en la entrada del motor se
encuentran conectadas tres resistencias en serie de 44 [], cada una las cuales
otorgan a la carga de un consumo de potencia activa.
La carga no lineal en tanto, es representada por un puente de diodos de
onda completa que alimenta una carga resistiva variable en serie con un inductor,
cuyos valores corresponden a aproximadamente 100 [] y 0.375 [mH]
respectivamente. En la entrada del puente de diodos se encuentran inductancias de
0.1 [mH].
El esquema de interconexin se muestra en la figura 6.13.
0.375 mH
Motor de
Induccin
0.1 mH
44
Compensador
Binario
Tiristorizado
Filtro
Activo
44
Filtro
Pasivo
100
44
Voltaje de
Alimentacin
Puente de
Diodos

Figura 6.13: Esquema de conexin de compensador-filtro activo y carga
contaminante.
Las figuras 6.14 a 6.17 muestran los resultados experimentales
obtenidos.
92

En la figura 6.14 es posible visualizar las cuatro corrientes involucradas
en el sistema, esto es, la corriente de lnea (I
s
), la corriente entregada por el filtro
activo paralelo (I
f
), la corriente de compensacin entregada por el compensador
binario tiristorizado (I
c
) y la corriente de carga (I
L
).

Figura 6.14: Resultados experimentales, con carga contaminante. Corriente de lnea
(I
s
, 2.5 [A/div]), Corriente del filtro(I
f
, 2.5 [A/div]), Corriente de compensacin (I
c
, 1
[A/div]) y Corriente de carga (I
L
, 2.5 [A/div]). Escala de tiempo 5 [ms/div].
Observando la corriente de carga es posible visualizar el punto donde se
conecta el puente de diodos, ya que la corriente se torna fuertemente distorsionada.
Lo mismo ocurre con la corriente de compensacin ya que las componentes
armnicas de la tensin en los bornes del compensador se traspasa a la corriente que
entregan los condensadores.
Sin embargo, el resultado final para la corriente de lnea es adecuado ya
que esta mantiene su forma de onda sinusoidal a travs del tiempo. Este hecho
permite comprobar de manera experimental que el sistema compensador balanceador
puede realizar la cancelacin de componentes armnicas presentes en las corrientes
de carga.
I
S
I
f
I
C
I
L
Conexin de carga contaminante
93

Para evaluar los efectos de correccin de factor de potencia se presenta a
continuacin las figuras 6.15 y 6.16, que muestran respectivamente el desfase inicial
entre el voltaje de alimentacin y la corriente de carga y el desfase final una vez que
se ha llevado a cabo la compensacin.

Figura 6.15: Resultados experimentales, carga contaminante. Voltaje de alimentacin
(V
s
, 150 [V/div]) y Corriente de carga (I
L

Figura 6.16: Resultados experimentales, carga contaminante. Voltaje de alimentacin
(V
s
s
Como es posible observar, pese a que el desfase inicial era significativo,
el resultado final es una corriente de lnea completamente en fase con su voltaje
respectivo.
Respecto del sistema de control del compensador, en la figura 6.17 se
muestra como, una vez que se ha conectado la carga contaminante, el segundo
condensador del compensador se conecta aumentando as al mximo su capacidad de
compensacin debido a los nuevos requerimientos de carga.
Es factible sealar que este cambio ocurre pasado el segundo ciclo desde
la conexin de la carga contaminante lo cual ratifica la buena respuesta dinmica del
sistema compensador-filtro activo. Adicionalmente, es interesante notar que la
V
S
I
L
V
S
I
S
94

magnitud de la corriente entregada por el filtro activo disminuye cuando el control
del compensador conecta su mxima capacidad, lo que ratifica la efectividad de la
topologa en la distribucin de la compensacin de cargas contaminantes.

Figura 6.17: Resultados experimentales, carga contaminante. Corriente de cada
condensador del compensador (I
c15uF
e I
c30uF
, 1 [A/div]). Escala de tiempo 5 [ms/div].
Luego del estudio de los resultados de simulacin y experimentales
presentados en este captulo, es posible afirmar que el sistema interconectado del
compensador binario tiristorizado y el filtro activo paralelo es capaz de compensar
cargas trifsicas contaminantes, pese a los inconvenientes generados por la
existencia del filtro pasivo de tensin.

Ic15uF
Ic30uF
95

VII CONCLUSIONES Y DESARROLLOS FUTUROS.
A modo de conclusin, es posible sealar que el trabajo de memoria
presentado cumple con los objetivos generales planteados inicialmente los cuales
tienen relacin con la compensacin de cargas lineales y la compensacin de cargas
contaminantes respectivamente.
Es importante aclarar que la evaluacin del cumplimiento de los
objetivos del trabajo de memoria no puede realizarse sin la consideracin de las
observaciones expresadas en la seccin 1.3 del captulo 1.
De este modo, al respecto del tema de compensacin de cargas lineales
es posible concluir que:
Se ha llevado a cabo un estudio terico y bibliogrfico respecto de la
compensacin de cargas lineales el cual comprueba el correcto funcionamiento
del compensador binario tiristorizado propuesto y entrega como resultado los
instantes de conmutacin precisos para los tiristores de las ramas de
condensadores de modo que la corriente entregada hacia el sistema elctrico sea
sinusoidal, sin presencia de corrientes de inrush ni armnicas.

Se ha construido un prototipo de compensador binario tiristorizado de baja
potencia (2 [KVA]), en configuracin estrella, dimensionado para trabajar con
380 volts fase-fase y conformado por dos bits. La construccin incluye un filtro
pasivo de tensin y la implementacin, en un microprocesador PIC17c756, de un
sistema de control en base a la medicin de las corrientes en cuadratura de la
carga y las respectivas tarjetas de tomas de muestras de voltaje y corriente.

Se consigui la validacin del correcto funcionamiento del compensador por
medio de simulaciones y curvas experimentales obtenidas de la operacin del
prototipo. Es importante notar la efectividad del sistema de control mencionado,
su estabilidad y su excelente respuesta dinmica.
96

De acuerdo a lo anterior es posible afirmar que se cumplieron los
objetivos especficos ya que el diseo del compensador binario tiristorizado:
No genera componentes armnicas.
Es ms sencillo y menos costoso comparado con otras topologas que usan
compensadores de reactivos electrnicos.
Puede compensar potencia reactiva ciclo por ciclo.
No requiere interruptores de conmutacin forzada.
Evita problemas de inrush durante la conexin y/o desconexin de sus
condensadores.
Respecto del tema de compensacin de cargas contaminantes se tiene a
modo de conclusin que:
Se ha realizado un estudio terico de la compensacin de cargas contaminantes
que indica que un filtro activo paralelo puede resolver el problema, sin embargo
su capacidad es limitada, ya que los elementos semiconductores empleados
(IGBTs) no soportan altas tensiones y son muy costosos.

Sobre la base de los conceptos tericos involucrados, se ha estudiado la
interconexin entre el compensador binario tiristorizado y el filtro activo paralelo,
considerando el equipo compensador en configuracin delta como estrella. La
operacin conjunta de ambos equipos tiene muchas ventajas, pero hay que tomar
ciertas precauciones en el caso de la conexin en estrella, especialmente en lo
referido a la existencia del filtro pasivo de tensin.

Respecto de la interconexin entre el compensador binario tiristorizado en
configuracin delta y el filtro activo paralelo, se valid su funcionamiento y logro
de los objetivos a travs de resultados de simulaciones.
97

En lo concerniente a la interconexin entre el compensador binario tiristorizado
en configuracin estrella y el filtro activo paralelo, se obtuvieron resultados
experimentales de la interconexin propuesta usando prototipos de 2 [KVA] cada
uno.

Adems, se llev a cabo un anlisis en base a simulaciones y resultados
experimentales respecto de las posibles configuraciones para la interconexin
entre el compensador en configuracin estrella y el filtro activo (con y sin filtro
pasivo). Conforme a los resultados obtenidos, es posible afirmar que si bien el
filtro pasivo corresponde a un elemento indeseable dentro de la interconexin, el
perjuicio que realiza al desempeo del conjunto se ve equiparado por la
estabilidad que otorga al momento de encender los tiristores y evitar resonancias
dentro del sistema elctrico.

De los resultados experimentales y simulaciones, se aprecia que la respuesta
dinmica del conjunto es bastante buena ya que tanto el compensador como el
filtro activo paralelo cumplen sus objetivos en unos pocos ciclos.
En general, se valid que el sistema compensador-filtro activo logra los
propsitos de compensar la carga en lo que se refiere al factor de potencia y la
cancelacin de armnicos, estando el compensador en configuracin delta como
estrella. Sin embargo, el desempeo del sistema interconectado cuando el
compensador binario tiristorizado posee una configuracin delta es notablemente
superior ya que:
Se elimina el filtro pasivo y los inconvenientes asociados a l.
Los tiristores no presentan problemas de encendido.
Se evita la existencia de un neutro.
98

Las condiciones de operacin son ptimas para el compensador, ya que las
tensiones de alimentacin son senoidales y por ende las corrientes de
compensacin.
Adems, la interconexin de este filtro activo con el compensador binario tiristorizado
en conexin delta se encuentra justificada ya que:
La compensacin de carga se hace con mucha mayor precisin (el filtro activo
paralelo permite compensar las diferencias del bit menos significativo del
compensador y la capacidad de compensacin es lineal).
Dado que el compensador binario corrige el factor de potencia en forma gruesa, el
trabajo del filtro activo se reduce a la entrega de componentes armnicas y de un
pequeo monto de potencia reactiva fundamental.
El sistema de control de cada equipo es independiente y tienen una excelente
respuesta dinmica, con lo cual el conjunto es capaz de compensar prcticamente
en forma instantnea las variaciones existentes en la carga.
Desde el punto de vista constructivo, el hecho que la operacin del compensador
sea de mayor potencia ofrece mltiples ventajas en cuanto a robustez y costo, ya
que se emplean tiristores y diodos, que no solo son ms econmicos que las
vlvulas de conmutacin forzada, sino que adems son confiables para su uso con
voltajes del orden de los kilo-volts y corrientes de alto amperaje.
El diseo del compensador ofrece mucha facilidad para poder ampliar la
capacidad de compensacin puesto que solo es necesario agregar una o ms ramas
de condensadores, de mayor valor a los existentes, los cuales pasan a constituirse
como bits ms significativos.
Dentro de los desarrollos futuros se puede mencionar la construccin de
un prototipo de compensador binario tiristorizado, con mayor capacidad y mayor
nmero de bits, en conexin delta, en el cual se estudie la posibilidad de omitir el
filtro pasivo de tensin puesto que la corriente de encendido de los tiristores tendra
un camino natural de retorno.
99

Esta configuracin favorecera tambin la retencin en el interior de la
delta de las componentes de terceras armnicas que pudieran perjudicar el sistema
elctrico.
Tambin se sugiere el estudio del sistema interconectado entre el
compensador y el filtro activo paralelo para sistemas de alta potencia. De acuerdo a
lo planteado en esta memoria, el filtro activo de media o baja potencia podra
conectarse a la red de alta tensin a travs de un transformador. De este modo es
necesario realizar la investigacin de las interacciones que se producen entre estos
tres elementos (compensador, filtro activo y transformador).
Podra ser interesante el estudio de nuevas formas de control del equipo,
aunque los resultados del sistema de control implementado son altamente
satisfactorios.
Adems, antes de ser implementado en forma prctica sobre un consumo
industrial, se debe realizar una investigacin terica y bibliogrfica del
dimensionamiento del compensador y filtro activo conforme a las caractersticas
particulares de cada carga de modo de evitar resonancias en el sistema.

100

BIBLIOGRAFIA
[Andrew96] ANDREW, R. and ZELAYA, H. (1996) Transient Response of a
Static Var Shunt Compensator. IEEE Transactions on Power
Electronics, Vol. 11, N 3, May 1996.
[Arrill94] ARRILLAGA, J. (1994) Armnicos en Sistemas de Potencia.
Universidad de Cantabria, Electra de Viesgo, 1994.
[Byerl82] BYERLY, R., POZNAMIAK, D. and TAYLOR, E. (1982) Static
Raective Power Compensation of Power Transmission Lines. IEEE
Trans. on PAS., Vol. PAS-101 N10, October 1982.
[Chakr94] CHAKRAVORTI, A. and EMANUEL, A. (1994). A Current Regulated
Switched Capacitor Static Volt Ampere Reactive Compensator. IEEE
Transaction on Industry Applications, Vol. 30, N4, July/August 1994.
[Contar97] CONTARDO, J. M. (1997) Filtro Activo Paralelo con Control Difuso
en la Barra Contnua. Memoria para optar al grado de Ingeniero Civil
Industrial mencin Electricidad, Departamento de Ingeniera Elctrica.
Pontificia Universidad Catlica de Chile.
[Dixon991] DIXON, J., CONTARDO, J. M. and MORN, L. A. (1999) A Fuzzy-
Controlled Active Front-End Rectifier with Current Harmonic
Filtering Characteristics and Minimum Sensing Variables. IEEE
Transactions on Power Electronics, Vol. 14, N 4, July 1999.
[Dixon992]DIXON, J., DEL VALLE, Y., ORCHARD, M., MORN, L. y
MAFFRAND, C. (1999) Nueva Topologa para un Compensador de
Reactivos libre de Armnicos, usando Vlvulas Unidireccionales. XIII
Congreso de Ingeniera Elctrica, 1999.
[Dixon95]DIXON, J., GARCA, J. and MORAN, L. (1995) Control System for
Three Phase Active Power Filter which simultaneously Compensates
Power Factor and Unbalanced Loads. IEEE Transactions on Industrial
Electronics, Vol. 42, N 6, December 1995.
101

[Dixon97]DIXON, J. and VEAS, D. (1997) Open Loop Var Compensator for
Industrial Applications, Using a Simple PWM Pattern. IEE
Proceedings on Elect. Power Appl., Vol. 144, N4, July 1997.
[Frank71] FRANK, H. and LANDSTROM, B. (1971) Power correction with
Thyristor-Controlled Capacitors. ASEA Journal, Vol. 45, N6, 1971,
pp. 180-184.
[Grunw82]GRUNWALD, V. (1982) Control Microcomputarizado de un Inversor
Trifsico. Memoria para optar al grado de Ingeniero Civil Electricista,
Departamento de Ingeniera Elctrica. Pontificia Universidad Catlica de
Chile.
[Gyugyi78] GYUGYI, L. OTTO, R. A. and PUTMAN, T. H. (1978) Principles and
Applications of Static, Thyristor-Controlled Shunt Compensators.
IEEE Transactions on Power Apparatus and Systems, Vol. PAS-97, N 5,
Sept/Oct 1978.
[IntRec90] INTERNATIONAL RECTIFIER (1990) Power semiconductors.
Product Digest, 1990
[Jin94] JIN, H., GOS, G.and LOPEZ, L. (1994) An Efficient Switched-Reactor-
Based Static VAR Compensator. IEEE Transactions on Industry
Applications, Vol. 30, N 4, July/August 1994.
[Maffr98] MAFFRAND, C., DIXON, J. y MORN, L. (1998) Binary Controlled,
Static VAR Compensator, Based on Electronically Switched
Capacitors. Power Electronics Specialists Conference, PESC98, pp.
1392-1396.
[Mehta95] MEHTA, P. and DARWISH, M. (1995) Active Reactive Power
Controller. IEE Proceding on Elect, Power Appl., Vol 142, N 6,
November 1995.
[Mic00] MICROCHIP (2000) PIC17C75X User Manual.
102

[Moran90] MORN, L. (1990) High Performance Solid-State VAR
Compensators. Ph. D. Thesis presented in Partial Fulfillment of the
Requirements for the degree of Doctor of Philosophy at Concordia
University Montreal, Quebec, Canada.
[Moran95] MORN, L. and RIVERA, A. (1995) Desarrollo de un Sistema de
Control para un Compensador Conmutado por Tiristores. XI
Congreso Chileno de Ingeniera Elctrica, 1995.
[Moran92] MORN, L. and RIVERA, A. (1992) Desarrollo de un Esquema de
Control para un Compensador Esttico de Reactivos del tipo
Condensador Conmutado por Tiristores. X Congreso Chileno de
Ingeniera Elctrica, 1992.
[Orchar01] ORCHARD, M. E. (2001) Sistema de Control para un Compensador
Trifsico de Reactivos y Balanceador de Carga. Memoria para optar al
grado de Ingeniero Civil Industrial con diploma en Ingeniera Elctrica,
Departamento de Ingeniera Elctrica. Pontificia Universidad Catlica de
Chile.
[Rashid95] RASHID, M. (1995) Electrnica de Potencia. Circuitos, Dispositivos y
Aplicaciones. Prentice Hall Hispanoamericana S.A., 1995
[Smith95] SMITH, L. (1995) A Practical Approach in Substation Capacitor Bank
Applications to Calculating, Limiting and Reducing the Effects of
Transient Current. IEEE Transactions on Industry Applications, Vol.
31, N4, July/August 1995.
[Steep76] STEEPER, D. and STRATFORD, R. (1976) Reactive Compensation and
Harmonic Supresion for Industrial Power Systems using Thyristor
Converters. Transactions on Industry Applications, Vol. 1A-12, N3,
May/June 1976.
[Takah89] TAKAHASHI, I. and SU, G. (1989) A 500 Hz Power System, Power
Converter and Transmission Lines. IEEE Industry Applications Society
Annual Meeting, IAS89, pp. 988-1002.
103

[Valdes97] VALDS, H. (1997) Nuevo mtodo para el Control del Factor de
Potencia y Contaminacin de Armnica mediante Filtro Pasivos.
Tesis para optar al grado de Magster en Ciencias de la Ingeniera,
mencin Ingeniera Elctrica, Departamento de Ingeniera Elctrica.
Universidad de Santiago de Chile.
104

A N E X O S
105

ANEXO A : IMPLEMENTACIN DEL SISTEMA DE CONTROL DEL
COMPENSADOR BINARIO TIRISTORIZADO A TRAVS DE
UN MICROPROCESADOR PIC17C756 (PROGRAMA EN
LENGUAJE ASSEMBLER)
list P=PIC17C756A
#include "p17c756a.inc"

TEMP_WREG EQU 0X1A
TEMP_ALUSTA EQU 0X1B
TEMP_BSR EQU 0X1C
TEMP_PCLATH EQU 0X1D
Ca EQU 0X030
Cb EQU 0X031
Cc EQU 0X032
INTX EQU 0x036
INTX_TEMP EQU 0x1E
INTVOLT EQU 0x038
UNI EQU 0x039
DEC EQU 0x03A
Ca_t EQU 0X03B
Cb_t EQU 0X03C
Cc_t EQU 0X03D
V_H EQU 0X041
V_L EQU 0X042
IA_H EQU 0X043
IA_L EQU 0X044
IB_H EQU 0X045
IB_L EQU 0X046
IC_H EQU 0X047
IC_L EQU 0X048
IBC_H EQU 0X049
IBC_L EQU 0X04A
IAC_H EQU 0X04B
IAC_L EQU 0X04C
CALC EQU 0X04D
ACCaHI EQU 0X04E
ACCaLO EQU 0X04F
ACCbHI EQU 0X050
ACCbLO EQU 0X051
ACCcHI EQU 0X052
ACCcLO EQU 0X053
ACCdHI EQU 0X054
ACCdLO EQU 0X055
count EQU 0x056
TEMP_R EQU 0x057
TEMP_L EQU 0x058
TEMP_H EQU 0x059
K_L EQU 0x05A
106

K_H EQU 0x05B
TEMP1_L EQU 0x05C
TEMP1_H EQU 0x05D
;///////////////////////////////////////////////////////////////////////////////
PUSH MACRO
movpf WREG,TEMP_WREG
movpf ALUSTA,TEMP_ALUSTA
movpf BSR,TEMP_BSR
movpf PCLATH,TEMP_PCLATH
ENDM

POP MACRO
movfp TEMP_PCLATH,PCLATH
movfp TEMP_BSR,BSR
movfp TEMP_ALUSTA,ALUSTA
movfp TEMP_WREG,WREG
ENDM
;///////////////////////////////////////////////////////////////////////////////

ORG 0X000
goto MAIN_PROGRAM
;------------------------------------------------------------------------------------------------
;INT PIN INTERRUPT VECTOR
ORG 0X008
goto INTPIN_ISR

;TIMER0 INTERRUPT VECTOR
ORG 0X010
goto TIMER0_ISR
;------------------------------------------------------------------------------------------------
;PROGRAMA PRINCIPAL
ORG 0x60
MAIN_PROGRAM

;INICIALIZACIN DE REGISTROS GLOBALES
;REGISTROS DE MEMORIA

movlw 0X50 ;Limpia el registro de la ALU (carriers) y se
movfp WREG,ALUSTA ; setea direccionamiento indirecto (post auto increment FSR1-0).
movlw 0x26 ;Define PRE-ESCALAR (1:8) y FALLING EDGE para RA0 y
movfp WREG,T0STA ; clock del PIC interno (XTAL).

;REGISTRO DE INTERRUPCIONES
bsf INTSTA,0 ;Habilita TMRO y RA0/INT.

;REGISTROS DE CONVERSIN A/D
movlb 0x05 ;Selecciona BANK 5.
movlw 0X60 ;Selecciona PORTF como entrada anloga, Voltajes de referencia
movwf ADCON1 ; VDD/VSS, rigth justified sample register y CLOCKad=Fosc/32.
clrf ADCON0,1 ;Limpia registro.

107

;CONFIGURACIN DE PUERTOS
movlw 0xC1
movwf PORTA ;Selecciona RA0/INT como nica entrada (CLOCK VOLTAJE).
clrf PORTB,1 ;Limpia PORTB (no se utiliza).
movlw 0x00
movwf DDRB ;PORT B definido como salida (no se utiliza).
clrf PORTC,1 ;Limpia PORTC (no se utiliza).
movlw 0x00
movwf DDRC ;PORTC definido como salida (no se utiliza).
clrf PORTD,1
movlw 0x00
movwf DDRD ;Selecciona PORTD como salida (SALIDA CONTROL).
clrf PORTE,1
movlw 0x00
movwf DDRE ;Selecciona PORTE como salida (CLOCKS SHIFT REGISTERS).
clrf PORTF,1
movlw 0xC8
movwf DDRF ;Selecciona AN11, AN10 y AN7 como entradas (SEALES ANLOGAS).
clrf PORTG,1
movlw 0x00
movwf DDRG ;Selecciona PORTG como salida (no se utiliza).

;VARIABLES DE CONTROL
movwf INTVOLT ;Limpia indicador de interrupciones externas.
movwf CALC ;Limpia indicador de realizacin de clculo.
movlw 0x08 ;Ajusta el indicador de interrupciones internas de modo que
movwf INTX ; la primera interrupcin externa sea validada (INTX > 7).

goto LOOP

;------------------------------------------------------------------------------------------------
;RUTINA DE DIVISIN:
;Se guarda el numerador en ACCbHI,ACCbLO
;Se guarda el denominador en ACCaHI,ACCaLO
;El resultado se encuentra en ACCdHI,ACCdLO

D_divS

bsf ALUSTA,FS0
bsf ALUSTA,FS1 ; set no auto-incrment for fsr0
clrf count, F
bsf count,4 ; set count = 16
clrf ACCcHI, F
clrf ACCcLO, F
clrf ACCdLO, F
clrf ACCdHI, F

; Looped code
108

divLoop
bcf ALUSTA,C
rlcf ACCbLO, F
rlcf ACCbHI, F
rlcf ACCcLO, F
rlcf ACCcHI, F
movfp ACCaHI,WREG
subwf ACCcHI,W ; check if a>c
btfss ALUSTA,Z
goto NOTZ
movfp ACCaLO,WREG
subwf ACCcLO,W ; if msb equal then check lsb
NOTZ
btfss ALUSTA,C ; carry set if c>a
goto NOSUB ; if c < a
SUBCA
movfp ACCaLO,WREG ; c-a into c
subwf ACCcLO, F
movfp ACCaHI,WREG
subwfb ACCcHI, F
bsf ALUSTA,C ; shift a 1 into d (result)
NOSUB
rlcf ACCdLO, F
rlcf ACCdHI, F
decfsz count, F
goto divLoop
return
;------------------------------------------------------------------------------------------------

CALC_K
bcf ALUSTA,0 ;Quita el offset de V (V-1xFF)
movlw 0xFF
subwf V_L,1
movlw 0x01
subwfb V_H,1

movfp V_L,WREG ;CALCULA K=V/ALPHA (ALPHA=463/75) 463 es la lectura digital de
movwf ACCbLO ; voltaje (sin offset) si Vab=380 Veff, 75 es el valor de K
movfp V_H,WREG ; que logra compensacin 2 bits (15 uF en delta) a ese voltaje.
movwf ACCbHI
movlw 0x07
movwf ACCaLO
movlw 0x00
movwf ACCaHI
call D_divS
movfp ACCdLO,WREG
movwf K_L
movfp ACCdHI,WREG
movwf K_H
return

109

CARGA_C
movlw 0x00
movwf TEMP1_L
movwf TEMP1_H
return

SATURAR
movlw 0x03 ;Satura al valor digital mximo de condensadores 3 (15 uF delta)
movwf ACCdLO
return

CALCULAR
;CALCULO DE Ic
;Ic=Ia=Ib
bcf ALUSTA,0
movfp IA_L,WREG
movwf IB_L
movwf IC_L
movfp IA_H,WREG
movwf IB_H
movwf IC_H
call CALC_K

;CALCULO DE Ca
;Ca=(511+Ic-(Ia+Ib))/K donde 511 es el nivel de offset equivalente

bcf ALUSTA,0
clrf TEMP1_L,1
clrf TEMP1_H,1
clrf TEMP_L,1
clrf TEMP_H,1
clrf TEMP_R,1
movfp IA_L,WREG
addwf IB_L,0
movwf TEMP_L
movfp IA_H,WREG
addwfc IB_H,0
movwf TEMP_H

bcf ALUSTA,0
movfp IC_L,WREG
addlw 0xFF
movwf TEMP1_L
movlw 0x01
movwf TEMP_R
movfp IC_H,WREG
addwfc TEMP_R,1
movfp TEMP_R,WREG
movwf TEMP1_H
110

bcf ALUSTA,0
movfp TEMP_L,WREG
subwf TEMP1_L,1
movfp TEMP_H,WREG
subwfb TEMP1_H,1

btfss ALUSTA,0 ;Si el resultado de [4*511-(Ia+Ib+Ic)] es negativo,
call CARGA_C ; entonces es necesario conectar la inductancia Lab.
movfp TEMP1_L,WREG
movwf ACCbLO
movfp TEMP1_H,WREG
movwf ACCbHI
movfp K_L,WREG
movwf ACCaLO
movfp K_H,WREG
movwf ACCaHI
call D_divS
movlw 0x00
cpfseq ACCdHI
call SATURAR
movlw 0x03
cpfslt ACCdLO
call SATURAR
movfp ACCdLO,WREG
movwf Ca_t
movwf Cb_t
movwf Cc_t

bsf CALC,0
goto LOOP

;------------------------------------------------------------------------------------------------
LOOP
bcf CPUSTA,4 ;Habilita todas las interrupciones
btfsc CALC,0 ;Si el clculo se ha realizado, sigue en loop (CALC = 1).
goto LOOP
movlw 0X05 ;Si el clculo no se ha realizado y est en proceso de muestreo
btfsc INTVOLT,0 ; (INTVOLT,0 = 1) pregunta si todas las muestras se han tomado
cpfsgt INTX ; (INTX > 5). De ser as procede a hacer los clculos, sino
goto LOOP ; retorna al loop
goto CALCULAR

;------------------------------------------------------------------------------------------------
RETARDO
;clrwdt
decfsz UNI,1
goto RETARDO
movlw 0xFF
movwf UNI
111

decfsz DEC,1
goto RETARDO
return

FIN_CONV
btfsc ADCON0,2
goto FIN_CONV
return

;------------------------------------------------------------------------------------------------
SAMP_IA
movlw 0x00 ;Se crean 3 ciclos para sincronizar con un valor entero de TMR0.
movlw 0x00
movlw 0x00
movlw 0XFB
movwf TMR0H
movlw 0XF2
movwf TMR0L
movlb 0x05 ;Selecciona BANK 5
movlw 0xB1
movwf ADCON0 ;Comienza adquisicin en AN11 (Ia) PORTF,7
movlw 0x01
movwf DEC
movlw 0x4F
movwf UNI
call RETARDO
bsf ADCON0,2 ;Habilita la conversin A/D del valor adquirido.
call FIN_CONV
movlb 0x05 ;Se asegura de estar en BANK 5
movfp ADRESH, WREG ;Carga valor convertido en registros apropiados (IA_H , IA_L)
movwf IA_H
movfp ADRESL, WREG
movwf IA_L
movlb 0x01
return

CONECTb_M
movlw 0x00 ;Se crea 1 ciclo para sincronizar con un valor entero de TMR0.
movlw 0XFB
movwf TMR0H
movlw 0XF2
movwf TMR0L
movfp Cb,WREG
movlb 0x01
movwf PORTD
movlw 0x00 ;Se crean 4 ciclos para sicronizar disparo (270 de Vb).
movlw 0x00
movlw 0x00
112

movlw 0x00

bsf PORTE,1
movlw 0x02
movwf DEC
movlw 0x8E
movwf UNI
call RETARDO
bcf PORTE,1
return

SAMP_V
movlw 0x00
movlw 0x00
movlw 0x00
movlw 0x00
movlw 0x00
movlw 0x00
movlw 0XF7
movwf TMR0H
movlw 0XE0
movwf TMR0L
movlb 0x05
movlw 0x71
movwf ADCON0 ;Comienza adquisicin en AN7 (Vab) PORTF,2
movlw 0x01
movwf DEC
movlw 0x4F
movwf UNI
call RETARDO
bsf ADCON0,2 ;Habilita conversin
call FIN_CONV
movlb 0x05 ;Se asegura que est en BANK 5
movfp ADRESH, WREG
movwf V_H
movfp ADRESL, WREG
movwf V_L

;Apaga el disparo de tisitores
movlb 0x01
clrf PORTD,1 ;Limpia PORTD
bsf PORTE,1
movlw 0x02
movwf DEC
movlw 0x8E
movwf UNI
call RETARDO
bcf PORTE,1
return
113

SAMP_IB
movlw 0x00
movlw 0x00
movlw 0x00
movlw 0x00
movlw 0XFB
movwf TMR0H
movlw 0XF3
movwf TMR0L
movlw 0xA1
movwf ADCON0 ;Comienza adquisicin en AN10 (Ib) PORTF,6
movlw 0x01
movwf DEC
movlw 0x4F
movwf UNI
call RETARDO
bsf ADCON0,2 ;Habilita la conversin A/D
call FIN_CONV
movlb 0x05 ;Se asegura que est en BANK 5
movfp ADRESH, WREG
movwf IB_H
movfp ADRESL, WREG
movwf IB_L
movlb 0x01
return

CONECTc_M
movlw 0X00 ;Se crean 3 ciclos para sincronizar con un valor entero de TMR0.
movlw 0X00
movlw 0X00
movlw 0XF3
movwf TMR0H
movlw 0XCE
movwf TMR0L
movfp Cc,WREG
movlb 0x01
movwf PORTD
movlw 0x00 ;Se crean 4 ciclos para sicronizar disparo (270 de Vc).
movlw 0x00
movlw 0x00
movlw 0x00

bsf PORTE,2
movlw 0x02
movwf DEC
movlw 0x8E
114

movwf UNI
call RETARDO
bcf PORTE,2
movlw 0x09
movwf DEC
movlw 0x21
movwf UNI
call RETARDO
bsf PORTE,2
movlw 0x02
movwf DEC
movlw 0x8E
movwf UNI
call RETARDO
bcf PORTE,2
return

SAMP_IC
movlw 0x00 ;Se crean 1 ciclo para sincronizar con un valor entero de TMR0.
movlw 0XFB
movwf TMR0H
movlw 0XF4
movwf TMR0L
movlw 0x41
movwf ADCON0 ;Comienza adquisicin en AN4 (Ia)
movlw 0x01
movwf DEC
movlw 0x4F
movwf UNI
call RETARDO
bsf ADCON0,2
call FIN_CONV
movlb 0x05 ;Se asegura de estar en BANK 5
movfp ADRESH, WREG
movwf IAC_H
movfp ADRESL, WREG
movwf IAC_L

movlw 0x01 ;Espera de 2 TAD antes de la siguiente Adquisicin
movwf DEC
movlw 0x25
movwf UNI
call RETARDO
movlw 0x51 ;Comienza adquisicin en AN5 (Ib)
movwf ADCON0
movlw 0x01
115

movwf DEC
movlw 0x4F
movwf UNI
call RETARDO
bsf ADCON0,2 ;Habilita conversin A/D
call FIN_CONV
movlb 0x05 ;Se asegura que se est en BANK 5
movfp ADRESH, WREG
movwf IBC_H
movfp ADRESL, WREG
movwf IBC_L
movlb 0x01
return

CONECTa_M
movlw 0X00
movlw 0X00
movlw 0X00
movlw 0X00
movlw 0X00
movlw 0X00
movlw 0X00 ;Setea el tiempo para la siguiente interrupcin.
movwf TMR0H
movlw 0X01
movwf TMR0L
movfp Ca,WREG ;Carga el valor de los condensadores a conectar entre "a" y "n".
movlb 0x01
movwf PORTD
movlw 0x00 ;Se crean 4 ciclos para sicronizar disparo (270 de Va).
movlw 0x00
movlw 0x00
movlw 0x00

bsf PORTE,0 ;Se inicia el disparo, sube CLOCK SHIFT REGISTER "a,n".
movlw 0x02
movwf DEC
movlw 0x8E
movwf UNI
call RETARDO
bcf PORTE,0 ;Baja CLOCK SHIFT REGISTER "a,n".
movlw 0x09
movwf DEC
movlw 0x21
movwf UNI
call RETARDO
bsf PORTE,0 ;Se finaliza el disparo, sube CLOCK SHIFT REGISTER "a,b".
movlw 0x02
116

movwf DEC
movlw 0x8E
movwf UNI
call RETARDO
bcf PORTE,0 ;Baja CLOCK SHIFT REGISTER "a,b".
return

MUESTREAR
movlw 0x00
movfp INTX,INTX_TEMP

;Ejecuta los muestreos y conexiones en el orden e instantes correspondientes.
dcfsnz INTX_TEMP,1
call SAMP_IA
dcfsnz INTX_TEMP,1
call CONECTb_M
dcfsnz INTX_TEMP,1
call SAMP_V
dcfsnz INTX_TEMP,1
call SAMP_IB
dcfsnz INTX_TEMP,1
call CONECTc_M
dcfsnz INTX_TEMP,1
call SAMP_IC
dcfsnz INTX_TEMP,1
call CONECTa_M
POP
retfie

;------------------------------------------------------------------------------------------------

SETEO1
movlw 0x00
movlw 0XFB
movwf TMR0H
movlw 0XF2
movwf TMR0L
return

CONECTb_C
movlw 0XFB
movwf TMR0H
movlw 0XF2
movwf TMR0L
movfp Cb,WREG
movlb 0x01
movwf PORTD
movlw 0x00 ;Se crean 4 ciclos para sicronizar disparo (270 de Vb).
117

movlw 0x00
movlw 0x00
movlw 0x00

bsf PORTE,1
movlw 0x02
movwf DEC
movlw 0x8E
movwf UNI
call RETARDO
bcf PORTE,1
return

Desc_b
movlw 0x00
movlw 0x00
movlw 0x00
movlw 0x00
movlw 0x00
movlw 0XF7
movwf TMR0H
movlw 0XE0
movwf TMR0L

;Apaga el disparo de tisitores
movlb 0x01
bsf PORTE,1
movlw 0x02
movwf DEC
movlw 0x8E
movwf UNI
call RETARDO
bcf PORTE,1
return

SETEO2
movlw 0x00
movlw 0x00
movlw 0x00
movlw 0XFB
movwf TMR0H
movlw 0XF3
movwf TMR0L
return

CONECTc_C
movlw 0X00
118

movlw 0XF3
movwf TMR0H
movlw 0XCE
movwf TMR0L
movfp Cc,WREG
movlb 0x01
movwf PORTD
movlw 0x00 ;Se crean 4 ciclos para sicronizar disparo (270 de Vc).
movlw 0x00
movlw 0x00
movlw 0x00

bsf PORTE,2
movlw 0x02
movwf DEC
movlw 0x8E
movwf UNI
call RETARDO
bcf PORTE,2
movlw 0x09
movwf DEC
movlw 0x21
movwf UNI
call RETARDO
bsf PORTE,2
movlw 0x02
movwf DEC
movlw 0x8E
movwf UNI
call RETARDO
bcf PORTE,2
return

SETEO3
movlw 0XFB
movwf TMR0H
movlw 0XF4
movwf TMR0L
return

CONECTa_C
movlw 0X00
movlw 0X00
movlw 0X00
movlw 0X00
movlw 0X00
movlw 0X00 ;Setea el tiempo para la siguiente interrupcin.
119

movwf TMR0H
movlw 0X01
movwf TMR0L
movfp Ca,WREG ;Carga el valor de los condensadores a conectar entre "a" y "n".
movlb 0x01
movwf PORTD
movlw 0x00 ;Se crean 4 ciclos para sicronizar disparo (270 de Va).
movlw 0x00
movlw 0x00
movlw 0x00

bsf PORTE,0 ;Se inicia el disparo, sube CLOCK SHIFT REGISTER "a,n".
movlw 0x02
movwf DEC
movlw 0x8E
movwf UNI
call RETARDO
movlw 0x09
movwf DEC
movlw 0x21
movwf UNI
call RETARDO
bsf PORTE,0 ;Se finaliza el disparo, sube CLOCK SHIFT REGISTER "a,n".
movlw 0x02
movwf DEC
movlw 0x8E
movwf UNI
call RETARDO
return

CONECTAR
movlw 0x00
movfp INTX,INTX_TEMP

;Ejecuta las conexiones en el orden e instantes correspondientes.
dcfsnz INTX_TEMP,1
call SETEO1
dcfsnz INTX_TEMP,1
call CONECTb_C
dcfsnz INTX_TEMP,1
call Desc_b
dcfsnz INTX_TEMP,1
call SETEO2
dcfsnz INTX_TEMP,1
call CONECTc_C
dcfsnz INTX_TEMP,1
call SETEO3
120

dcfsnz INTX_TEMP,1
call CONECTa_C
POP
retfie
;------------------------------------------------------------------------------------------------

;RUTINA DE INTERRUPCIN EXTERNA.
INTPIN_ISR
PUSH

btfsc INTVOLT,0 ;Para validar la interrupcin (evitar falsos flancos),
movlw 0x06 ; se compara el valor de INTX con una referencia que
btfss INTVOLT,0 ; indique que al menos han pasado 18[msec] desde la
movlw 0x06 ; ltima registrada. (INTX > 7).
cpfsgt INTX
movfp TEMP_WREG,WREG
cpfsgt INTX ;Si el flanco no es validado, se retorna al loop.
retfie

movlw 0x00
movwf CALC ;Limpia indicador de clculo.
movwf INTX ;Limpia indicador de interrupciones internas.
incf INTVOLT,1 ;Incrementa indicador de interrupciones externas.
movlw 0XFB ;Setea el valor de la prxima interrupcin interna.
movwf TMR0H
movlw 0XF5
movwf TMR0L ;La actualizacin del TMR0 se hace cuando se cumplen
; 24 ciclos desde la interrupcin (3 CLOCK TMR0)

;Se cargan los resultados de los clculos realizados (Cij_t) a los registros de
; salida (Cij).
movfp Ca_t,WREG
movwf Ca

bcf ALUSTA,0
movfp Cb_t,WREG
mullw 0x04
movfp PRODL,WREG
movwf Cb

bcf ALUSTA,0
movfp Cc_t,WREG
mullw 0x10
movfp PRODL,WREG
movwf Cc

bsf INTSTA,1 ;Habilita interrupciones internas.
POP
retfie
121

;RUTINA DE INTERRUPCIN INTERNA
TIMER0_ISR
PUSH ;En este punto se han ejecutado 8 instrucciones desde la interrup.
incf INTX,1 ;Incrementa el contador de interrupciones internas.
btfsc INTVOLT,0 ;Si INTVOLT es par conecta, sino muestrea.
goto MUESTREAR
goto CONECTAR
POP
retfie

END

122

ANEXO B : FICHA TCNICA DEL MICROPROCESADOR PIC17C756.

123

ANEXO C : FICHA TCNICA DEL TIRISTOR 25RIA60.

124

ANEXO D : FICHA TCNICA DEL DIODO IR8018/16F100.

125

ANEXO E : FICHA TCNICA SENSOR DE CORRIENTE LEM LA25NP.

126

Construccion de Un Compensador Binario Tiristorizado e Interconexio Con Un Filtro Activo Apralelo para La Compensacion de Cargas Trifasicas Contaminantes

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Construccion de Un Compensador Binario Tiristorizado e Interconexio Con Un Filtro Activo Apralelo para La Compensacion de Cargas Trifasicas Contaminantes

Загружено:

Авторское право:

Доступные форматы

PONTIFICIA UNIVERSIDAD CATOLICA DE CHILE

es la suma de las corrientes en cuadratura y armnicas (corrientes

es la suma de las corrientes en cuadratura y armnicas.

es la potencia promedio existente en el capacitor durante un

Вам также может понравиться