Ing.

Amador Humberto Vivar Recarte

GUIA N02 CONTADORES CON FLIP-FLOPS

OBJETIVOS Implementacin de contadores sncronos con flip flops. Aprender a utilizar un flip flop dual.

MATERIALES 2 Circuito Integrado 74HC74 (Flip Flop D Dual bus de 2 bits) 1 Circuito Integrado 74174 (Flip - Flop D - monocanal). 4 resistencias de 120 Ohms. 4 diodos led.

PROCEDIMIENTO 1. Implementar el siguiente contador. Utilice el 74174 y luego haga lo mismo pero con el 74HC74. Los datasheets estn en la parte final de la gua.

No olvide polarizar bien al circuito integrado. Utilice 1 resistencia de 120 Ohms colocada desde una salida Q al nodo del led. El otro borne (ctodo) del LED debe ir a tierra. Haga lo mismo con el resto de las salidas. 2. Coloque un switch en lugar del TIMER LM555 para simular una entrada asncrona de reloj. Ubique el switch en 0 lgico. 3. Coloque la entrada de RESET a 0 lgico. 4. Coloque la entrada de RESET a 1 lgico. 5. Haga un pulso de reloj al hacer 1 lgico y 0 lgico de forma rpida. 6. Coloque el multitester entre una salida Q y tierra para medir la salida del circuito. Tome la lectura y haga lo mismo para las 4 entradas del flip flop. ste conjunto de 4 datos corresponder al segundo estado del circuito. 7. Repita los pasos 5 y 6 hasta notar que la secuencia se repita.

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

8. Con los datos obtenidos llene la siguiente Tabla:

Estado Estado Presente Estado Siguiente

NOTA: Llene los casilleros con los niveles lgicos y los valores de voltajes para notar su correspondencia. 9. Elabore el diagrama de tiempo incluyendo las formas de onda de las entradas D de cada flip flop. 10. Disee e implemente un circuito digital que cuente de forma ascendente y descendente del 0 al 15 con flip flops D y una entrada asncrona x. Si x=0 el conteo debe ser descendente y si x=1 el conteo debe ser ascendente. 11. Utilice PROTEUS ISIS para simular el circuito. ACTIVIDADES COMPLEMENTARIAS 1. 2. 3. Utilice ahora flip flops JK para implementar el mismo circuito de la experiencia. Investigue acerca del contador 74193. Disee el contador de la experiencia con el 74193.

Ing. Amador Humberto Vivar Recarte

Pgina 2

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

Ing. Amador Humberto Vivar Recarte

Pgina 3

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

Ing. Amador Humberto Vivar Recarte

Pgina 4

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

Ing. Amador Humberto Vivar Recarte

Pgina 5

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

GUA N03 DIAGRAMAS DE TIEMPO

OBJETIVO Analizar y comprender el funcionamiento de los circuitos lgicos secuenciales; obteniendo las ecuaciones de estados, funciones de entrada, tabla y diagramas de estado. Establecer las diferencias funcionales entre una mquina de Mealy y una de Moore, a travs del anlisis. Elaboracin de diagramas de tiempo en Quartus II

MATERIAL Esta prctica se realizar en equipos de 3 alumnos por equipo. Cada equipo de trabajo requiere el siguiente material: 1 CI SN 7404 1 CI SN 7408 1 CI SN 7432 1 CI SN 7486 1 CI SN 74279 1 CI SN 7474 1 Microswitch de 8P8T 3 LEDs 3 Resistores de 220 4 Resistores de 3.9 K

EQUIPO Osciloscopio HAMEG HMO 1522 1 Protoboard 1 Probador Lgico 1 Fuente de alimentacin de 5 VDC. 1 Generador de Funciones. Equipo de cmputo Quartus II v 9.1

MARCO TERICO El comportamiento de los circuitos secuenciales se determina de las entradas, las salidas y los estados de los FlipFlops. Las entradas de los FlipsFlops y su estado siguiente son una funcin de las entradas externas y el estado presente. El anlisis de los circuitos secuenciales consiste en obtener una tabla o diagrama de estados, junto con sus funciones referentes a la entrada, salidas y estados internos del sistema. Las ecuaciones de estado y las ecuaciones de
Ing. Amador Humberto Vivar Recarte Pgina 6

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

las entradas de los FlipFlops aqu obtenidas, incluyen la secuencia de tiempos en forma implcita. Es decir, no se representan en la expresin, pero el resultado es considerado despus de aplicar el pulso de reloj. INVESTIGACIN Analice tericamente los circuitos de las figuras 1 y 2. Compruebe el resultado del punto anterior por medio del paquete Proteus Isis Investigue como implementar un circuito de reloj manual con compuertas NANDs.

PROCEDIMIENTO Sumador sncrono de Mealy 1. Analice en forma terica el siguiente circuito, el cual corresponde a un sumador serial. Observe que la salida suma depende de las entradas A, B y el estado interno C.

Figura 1
Obtenga: a) Las ecuaciones para D, Ct+1 y suma. b) La tabla de estados c) El diagrama de estados.

2. Simule el circuito de la figura 1 en Proteus ISIS e implemntelo con tecnologa TTL midiendo el tiempo de retardo de propagacin mediante el uso del osciloscopio. 3. Observe el comportamiento de la salida suma Tiene alguna sincrona con la seal de reloj?. Cmo es su duracin con respecto a ella?.
Ing. Amador Humberto Vivar Recarte Pgina 7

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

4. Sincronice la salida suma, tal como se indica en la figura 2.

5. Cmo se comporta ahora la salida suma con respecto al punto anterior?. Cules son las diferencias?, justifique su respuesta. Sumador sncrono de Moore. 6. Analice en forma terica el circuito de la figura 3, el cual corresponde al mismo sumador serial pero ahora implementado como una mquina de MOORE. Observe que ahora la salida suma depende nicamente del estado interno del FF D.

Figura 3

7. Repita los pasos 2, 3. 8. Observe el diagrama de tiempo en el osciloscopio y compare con el diagrama terico de cada uno de los dos circuitos estudiados en esta prctica, analcelos detalladamente y elabore sus conclusiones.

Ing. Amador Humberto Vivar Recarte

Pgina 8

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

ACTIVIDADES COMPLEMENTARIAS 1. Cundo es preferible utilizar mquinas de Mealy? 2. Cundo es preferible utilizar mquinas de Moore? 3. Por qu se ha utilizado en el circuito de diseo un eliminador de rebotes como reloj manual?. Cmo funciona ste?. 1. Qu influencia tiene sobre el anlisis el flanco para la transicin de los FFs? 2. Por qu no existe algn integrado comercial con FFs tipo T? 3. El anlisis prevalece si en lugar de un FF D se emplea un latch?, explique. 4. Implemente los circuitos planteados con lgica CMOS midiendo su tiempo de retardo de propagacin por salida.

Ing. Amador Humberto Vivar Recarte

Pgina 9

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

GUA N04 DIAGRAMA DE ESTADO Y TABLA DE ESTADO

OBJETIVO reforzar los conocimientos adquiridos por el estudiante en el diseo de circuitos digitales secuenciales sincrnicos partiendo de su diagrama de estados.

MATERIAL Esta prctica se realizar en equipos de 3 alumnos por equipo. Cada equipo de trabajo requiere el siguiente material: 1 CI SN 7404 1 CI SN 7408 1 CI SN 7432 1 CI SN 7476 1 CI 7483 1 CI 74193 1 CI 74165 2 CI 74112 1 Microswitch de 8P8T 3 LEDs 4 Resistores de 220

EQUIPO Osciloscopio HAMEG HMO 1522 1 Protoboard 1 Probador Lgico 1 Fuente de alimentacin de 5 VDC. 1 Generador de Funciones. Equipo de cmputo Quartus II v 9.1

MARCO TERICO El diseo de un circuito secuencial sincrnico comienza a partir de un conjunto de especificaciones y culmina en un diagrama lgico de un circuito o una lista de funciones de Boole a partir de las cuales se puede obtener el diagrama lgico. El primer paso en el diseo consiste en describir en palabras el comportamiento deseado del circuito. Frecuentemente el paso siguiente consiste en construir el diagrama de estados a partir de la descripcin en

Ing. Amador Humberto Vivar Recarte

Pgina 10

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

palabras del funcionamiento deseado, para poder, a partir del diagrama de estados elaborado, obtener el diagrama lgico del circuito digital.

PROCEDIMIENTO A continuacin se muestra el diagrama de estados de cierto sistema digital, el cual se mantiene en el estado T 0 hasta que una seal de entrada externa qm le indique a la unidad de control (circuito secuencial) que debe comenzar una operacin. Cuando el sistema digital termina de realizar la operacin, la seal Pz = 1 le indica a la unidad de control que la operacin est terminada, regresando al estado inicial T 0.

Las actividades que debe realizar el sistema digital en cada uno de los estados son las siguientes: T0 : nada, la ocurrencia de este estado indica que la operacin est completa T1 : A #0, P#3 T2 : P P-1 T3: A A+B A es un registro de 4 bits y B es un nmero de 4 bits generado por uno de los teclados. P es un contador binario de cuatro bits y Pz ser una seal que indique cuando P = 0, por lo que Pz debe ser obtenida a la salida de una NOR de los cuatro bits del contador P. Por tanto, si Pz = 0 P 0, de lo contrario, si Pz = 1 P=0. 1. Utilice flip-flops JK convertidos en tipo D para implementar la unidad de control (el circuito secuencial), por el mtodo de 1 flip-flop/estado. 2. Utilice el pulsador para la seal qm, y el generador con el divisor para obtener la seal de los pulsos de reloj del sistema con una frecuencia de 1Hz. 3. Disee completamente su sistema digital especificando muy claramente todas las conexiones que efectuar, incluyendo las conexiones de la unidad de control (circuito secuencial) al procesador de datos (registro A, contador P, etc.). Utilice un mnimo de compuertas lgicas.
Ing. Amador Humberto Vivar Recarte Pgina 11

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

4. Con las entradas asincrnicas de los flip-flops, coloque el estado inicial T 0 5. Aplique los pulsos de reloj con una frecuencia de 1 Hz. 6. Presione el pulsador para sacar al sistema del estado T0. Tan pronto salga de este estado, suelte el pulsador. 7. Verifique que el sistema digital termina con el resultado esperado.

8. Observe que en el estado T 3, el modo del registro A = 11, por tanto la salida del sumador se cargar en este registro con el flanco positivo del pulso de reloj en este estado, etc.

Ing. Amador Humberto Vivar Recarte

Pgina 12

UNFV Facultad de Ingeniera Electrnica e Informtica

Laboratorio de Circuitos Digitales II

ACTIVIDADES COMPLEMENTARIAS 1. Obtenga el diagrama de estados y tabla de estados de cada uno de los circuitos incluidos en sta gua. 2. Investigue sobre mquinas de estado finito: mquinas de Mealy y mquinas de Moore. 3. Qu operacin realiza este sistema digital? 4. Si B = 2, esto es, si usted coloca el #2 en el teclado cuya salida es el nmero B a. cul ser el nmero contenido en el registro A al final del estado T 3 siendo P =2? b. cul ser el nmero contenido en el registro A al final del estado T 3 siendo P =1? c. cul ser el contenido del registro A una vez terminada la operacin? d. Este sistema digital corresponde a un modelo de Moore o de Mealy? 5. Observaciones y conclusiones

Ing. Amador Humberto Vivar Recarte

Pgina 13