Академический Документы
Профессиональный Документы
Культура Документы
Acadmicos:
Chrystian Lenon Remes Fernando Raul Esteche Pedrozo Gilmar Nieckarz Hallan William Veiga Leandro Santos Monteiro
Professor: Disciplina:
Introduo
Trata da criao de circuitos amplificadores mais complexos, e que normalmente resultam em um maior ganho, podendo ser de tenso ou de corrente. Como demonstrado na figura abaixo, em amplificadores de mltiplos estgios, a entrada de um estgio a sada do prximo.
Conforme podemos ver na figura acima, temos uma tenso de entrada Vi. Dessa tenso, vai primeiramente para o primeiro estgio. Este estgio possui uma alta impedncia de entrada, como comentado anteriormente, e normalmente apresenta baixo ganho. Os estgios intermedirios, representado na figura acima pelo 2 estgio, possui funcionalidades como por exemplo a mudana de nvel, e por ltimo, o estgio de sada possui uma baixa impedncia e normalmente fornece um alto ganho.
Figura 1
Exemplo: Para o a figura acima ache o ganho de tenso. Anlise DC: Considerando que os capacitores abrem, temos a figura a seguir:
Figura 2 b
R = R // R
mas
I =
) ;
I =
; I =
V = R . I
V = V R I
V = V R I
Da mesma maneira calculamos as correntes e tenses na figura 2 b. Anlise AC: Considerando que o capacitor curtam para pequenas variaes de sinais e mudando para o circuito equivalente e desconsiderando o r tem-se:
Seja: R = R // R ; R = R // R //R R Sendo o a sada do primeiro estgio e o uma entrada qualquer sem considerar a resistncia do gerador. Ento o ganho do primeiro estgio ser: = = - (R // r )
No segundo estgio temos o como a tenso de entrada e o como tenso de sada. Ento o ganho do segundo estgio ser: = = - (R // R )
Exemplo: Encontrar o ganho do circuito abaixo (considere VBE =0,7V ; =200 ; VT = 26 mV)
igual para os dois circuitos, j que esto polarizados com os mesmos parmetros:
Temos que:
/1/ /2/
0,7 1 1 0
Temos que:
2,2. . /1/
/2/
336,78 V/V
A resistncia de entrada do segundo estgio Re2 a resistncia vista pela entrada do circuito do segundo estgio de amplificao:
, ,
/1/ /2/
Substituindo /1/ em /2/ encontramos: 957,09 Clculo do Ganho do Primeiro Estgio: (AV1)
Agora, com a resistncia sistncia de entrada do segundo estgio calculada, calcularemos o ganho do primeiro estgio:
2,2//
/1/
10
/2/
Logo, o Ganho total ser dado por: , / 2. Amplificadores em cascata diretamente acoplados
Neste tipo de acoplamento, os dois transistores esto diretamente acoplados, fazendo com que o ganho seja maior do que se houvesse somente um Transistor. Diferentemente do caso em que os transistores esto acoplados por um capacitor, a polarizao deve ser analisada com os dois transistores simultaneamente.
11
Exerccio: encontrar o ganho do circuito acima: (considere VBE =0,6V ; =100 ; VT = 25 mV)
Temos que:
/1/ /2/
0,6 1,4 1 0
9,048 0,9138
1,88 1 27,36
/3/
20,67 2,088
4,15 4 11,98 11
Anlise AC:
Substituindo capacitores por curto-circuito curto circuito e os transistores pelo seu circuito equivalente T:
,//
1,7//1
,//
/4/
1,7//1 1 1,7//1 2 , /
13
3. Amplificador Cascode
O amplificador cascode um tipo de amplificador em cascata diretamente acoplado (transistores em srie). Para acoplar diretamente esses dois estgios, conecta-se o emissor do segundo estgio no coletor do primeiro, de forma que a mesma corrente flua atravs de ambos os transistores. Tambm obtm-se a polarizao de base atravs de um divisor de tenso composto por trs resistores. A idia bsica combinar a alta impedncia de entrada com baixo ganho de tenso no estgio 1 (um).
Verso acoplada bipolar do cascode Depois, conexo entre o emissor do segundo estgio para o coletor do primeiro estgio. (Mesmos passos do exemplo anterior). Sejam os passos do amplificador cascata:
14
Sendo que os capacitores e os resistores fazem parte do circuito para manter a polarizao dos transistores (desconsiderando a carga e a tenso do gerador). O circuito do amplificador cascode com capacitores e resistores para polarizao:
15
Transistor cascode
Podemos utilizar o modelo T para pequenos sinais para a anlise AC, e perceberemos no exemplo que a anlise fique muito simples fazendo uso disso:
Se analisarmos um datasheet de um cascode, modelo MBC13916T1 da Freescale, verificamos que no encapsulamento j existem os dois transistores polarizados dessa forma, conforme a figura abaixo retirado o datasheet:
16
Anlise DC:
17
Algumas consideraes atravs da anlise do circuito: . = . = . = . = (1) (2) (3) (4) (5)
Fazendo ento a anlise das correntes nos transistores: = + = + Substituindo (5) (7) = + Fazendo (7) + (6) = + + Substituindo (1), (2), (3) (8)
(6) (7)
(7)
(8)
(8) (9)
. = . + 1
18 . = . + 1 Seja = 200 para os dois transistores, temos: . 1,005 0,005 = . 0,005 + 1 = . , Fazendo (1)/(2):
(10)
(11)
(12)
(13) (14)
. , = E fazendo (3)/(4):
(15) (16)
(17)
E temos que, fazendo (17) (7) . 1,005 = + . 1,005 1 = . , = (18) (19) (20)
Temos ento que . Fazendo o divisor de tenso no circuito, para determinar a tenso na base dos transistores Q2 e Q1, respectivamente, com o divisor nas resistncias , , : = ... . = . . = , ... . = . . = ,
. . .. .
(21) (22)
Aproximando , pois como visto em (17), e da mesma forma com (12) e (14):
,
19 + 0,7 + . = 0 =
,
(26) (27)
,, ,
= ,
E arrumando:
20
Onde temos que os valores em Q2 tero o 2 aps as nomenclaturas, como , , e os do transistor Q1 sero , . Procedendo aos clculos, e aproximando = , pois como visto em (17):
= ,
(28)
E ento: = = = = 6,47
(29)
= =
= = ,
(30)
. .
= . =
(31)
. .
= . = ,
(32)
= ,
(33)
21 E temos um grande ganho de tenso nesse caso. Como percebemos, o estgio 1 (Q1) no possui ganho nenhum, apenas inverte a tenso. No entanto, o estgio 2 (Q2), chamado de Transistor Cascode, possui um alto ganho de tenso.
4. Amplificador Darlington
O amplificador Darlington um amplificador de mltiplos estgios, onde o estgio de sada de corrente do emissor de um transstor ligado a base de outro transstor. Desta forma ser igual a , e esta corrente ser novamente amplificada pelo outro transstor. Podemos demonstrar isto usando as equaes do transstor, pois: 1) mas = , ento = ( + 1) , por fim, temos: = ( + )( + ) Como em geral assume valores muito maiores que 1, e temos uma multiplicao destes valores, os termos unitrios podem ser desconsiderados, fazendo com que: Onde e com isso, a corrente no coletor ser aproximada pela corrente de emissor. Desta forma, o par darlington pode ser encarado como um nico transstor de constante , e com duas quedas sucessivas de tenso de base para emissor, tendo ento um novo 1.6 , que o dobro da queda de tenso vista para um nico transstor (caso esta seja de 0.8V). A figura a seguir ilustra a equivalncia do circuito composto de um par darlington e um circuito composto de apenas um transstor de caractersticas equivalentes:
Se estivermos em anlise AC, a mesma ideia vista acima vlida, e os dois transstores do par darlington podem ser vistos como um nico transstor, fazendo com que os clculos para ganho, resistncia de entrada e sada sejam os mesmos.
22
Exemplo 1: Dado o circuito abaixo com um par Darlington, calcule as correntes de polarizao em DC. Em seguida construa o equivalente em AC, levando em conta que as capacitncias podem ser consideradas suficientemente altas e considerando uma resistncia de entrada, com 5 . ( 8000 0.8 .
Soluo: Analise DC Em DC, abrimos os capacitores, e devemos agora achar as correntes , alm das tenses , . Primeiramente, vamos denifir:
23
Refletindo a resistncia pelo transstor equivalente do par darlington, e equacionando o circuito para temos:
. , ento:
. .
Anlise AC Temos agora todos os valores provenientes da analise DC. Faremos agora a anlise AC, utilizando o modelo PI:
, mas sendo:
1) = Tendo =
( + 1)
24
mas
1, ento
Como
= + , temos =
( )
. Desta forma = // e
por fim =
= 195 . = , =
5. Inversor CMOS
Conceito
So amplamente aplicados em circuitos digitais. Possui inmeras vantagens como alta excurso de sinal, alta capacidade de corrente e a principal que a resposta rpida. Em sua configurao utilizam-se dois transistores, um NMOS e outro PMOS. Ambas as portas so ligadas a uma tenso de entrada. A fonte do NMOS conectada ao terra e o dreno ligado a sada do outro transistor. no dreno que obtemos a tenso de sada. Sobrando assim a fonte do PMOS que ligada a uma tenso Vdd, a qual a sada do transistor assumir quando a entrada for nula.
Operao
Nas figuras abaixo atribumos valores para entrada do inversor para observarmos o seu comportamento:
25
Caso 1- Entrada 0 V Nesse caso observamos que Vgs=0, se isso acontece o transistor NMOS est em corte devido ao fato de Vgs<Vt porque Vt0,7V. Logo a corrente no dreno ser zero (id=0). Para satisfazermos a equao do transistor PMOS que est em operao de trodo:
||
Caso 2- Entrada 5V Agora observamos uma situao contrria do caso 1. O transistor PMOS quem est em corte pois Vsg=0V (Vg=5V), tambm Vsg<Vt. Sabendo isso a corrente no dreno ser zero. Agora devemos satisfazer a equao do NMOS que est em trodo:
26
Observa-se 5 regies de operao. A primeira e a ltima foram citadas nos casos anteriores em que um dos transistores est em corte. Existem mais trs regies ilustradas no grfico. Tambm nota-se que Voh e Vol so independentes das dimenses dos transistores, o que torna a tecnologia CMOS bem diferente de outras tecnologias. Analisando a corrente na sada obtemos o grfico:
Pode-se observar que a corrente mxima ser em Vdd/2, pois os dois transistores esto em saturao e a corrente ser nula para os casos em que os transistores esto em corte.