TP 701 ELETRNICA BSICA

RMULO MOTA VOLPATO

2/83 ndice: 1 2 2.1 2.2 2.3 3 3.1 3.2 3.3 Introduo .......................................................................................................................................... 9 Teoremas de circuito bsicos:............................................................................................................ 9 Lei de Kirchoff............................................................................................................................ 9 Teorema de Thvenin................................................................................................................ 10 Teorema de Norton ................................................................................................................... 11 Diodos e principais aplicaes......................................................................................................... 13 Diodo real.................................................................................................................................. 14 Modelamento do diodo. ............................................................................................................ 16 Aplicaes com diodo............................................................................................................... 18 3.3.1 3.3.2 3.3.3 3.3.4 3.3.5 3.3.6 3.3.7 3.3.8 3.3.9 4 4.1 4.2 4.3 4.4 4.5 4.6 4.7 4.8 4.9 4.10 4.11 4.12 4.13 Retificador........................................................................................................................... 18 Retificador de onda completa ............................................................................................. 19 Retificador em ponte........................................................................................................... 20 Filtro a capacitor ................................................................................................................. 21 Regulador de tenso ............................................................................................................ 22 Diodos especiais.................................................................................................................. 24 Portas Lgicas com diodos ................................................................................................. 25 Circuitos limitadores ........................................................................................................... 26 Circuitos Grampeadores...................................................................................................... 26

Transistores Bipolares de juno ..................................................................................................... 27 Estrutura e operao do transistor............................................................................................. 27 Transistor NPN ......................................................................................................................... 28 Transistor PNP .......................................................................................................................... 29 Smbolos. Esquemticos ........................................................................................................... 30 Curvas caractersticas do transistor bipolar .............................................................................. 31 Retas de carga ........................................................................................................................... 33 Polarizao de base. .................................................................................................................. 34 Polarizao com realimentao de emissor .............................................................................. 34 Polarizao por diviso de tenso ............................................................................................. 35 Modelamento do transistor bipolar ........................................................................................... 38 Configurao emissor comum .................................................................................................. 39 Configurao coletor comum.................................................................................................... 44 Configurao base comum........................................................................................................ 45

3/83 5 5.1 5.2 5.3 6 6.1 6.2 6.3 6.4 6.5 6.6 6.7 6.8 6.9 6.10 6.11 6.12 6.13 6.14 6.15 6.16 6.17 6.18 7 7.1 7.2 8 8.1 8.2 9 Amplificadores operacionais ........................................................................................................... 47 Amplificador operacional ideal................................................................................................. 47 Montagens clssicas com o amplificador operacional .............................................................. 48 Compradores de nvel ............................................................................................................... 53 Transistor de efeito de Campo (MOSFET) ..................................................................................... 56 Estrutura do Transistor.............................................................................................................. 56 Operao do transistor MOS..................................................................................................... 57 Polarizando o transistor MOS ................................................................................................... 58 Equaes de controle de corrente.............................................................................................. 60 Transistores CMOS................................................................................................................... 61 Curvas caractersticas do transistor NMOS tipo enriquecimento ............................................. 62 Efeito de corpo .......................................................................................................................... 65 Efeitos da temperatura .............................................................................................................. 65 Transistor PMOS....................................................................................................................... 65 Polarizao do transistor MOS ................................................................................................. 65 Polarizao com tenso de gate fixa e resistor de fonte............................................................ 67 Polarizao com resistor de realimentao entre dreno e porta ................................................ 69 Amplificao linear com pequenos sinais................................................................................. 70 Amplificador Fonte comum ...................................................................................................... 71 Amplificador fonte comum com resistor de fonte .................................................................... 73 Amplificador porta comum....................................................................................................... 75 Amplificador dreno comum ...................................................................................................... 77 Comparao .............................................................................................................................. 78

Tipos de acoplamentos .................................................................................................................... 78 Acoplamento a capacitor........................................................................................................... 79 Acoplamento a transformador................................................................................................... 79 Amplificadores de potncia ............................................................................................................. 80 Espelhos de corrente ................................................................................................................. 80 Amplificadores de potncia classe AB ..................................................................................... 81 Bibliografia ...................................................................................................................................... 83

4/83 ndice de Figuras Figura 1- Lei de Kirchoff para corrente ....................................................................................................... 9 Figura 2 Lei de Kirchoff para tenso. ....................................................................................................... 9 Figura 3 Circuito equivalente de Thvenin ............................................................................................. 10 Figura 4 Exemplo 1.................................................................................................................................. 10 Figura 5 Tenso de Thvenin................................................................................................................... 11 Figura 6 Circuito final ............................................................................................................................. 11 Figura 7 Circuito equivalente de Norton ................................................................................................. 12 Figura 8 Calculo da corrente de Norton ................................................................................................. 12 Figura 9 Circuito final ............................................................................................................................. 13 Figura 10 Diodo ideal funcionando como chave..................................................................................... 13 Figura 11 - Juno PN polarizada diretamente . ....................................................................................... 14 Figura 12 - Juno PN polarizada reversamente . ..................................................................................... 14 Figura 13 Circuito para obter a curva caracterstica do diodo. ............................................................. 14 Figura 14 Curva caracterstica do diodo com polarizao direta. ......................................................... 15 Figura 15 Curva caracterstica do diodo com polarizao reversa. ...................................................... 15 Figura 16 Modelo do diodo simplificado. ............................................................................................... 17 Figura 17 Circuito retificador. ................................................................................................................ 18 Figura 18 Formas de onda no resistor R.. ............................................................................................... 18 Figura 19 Retificador de meia onda ........................................................................................................ 19 Figura 20 - Retificador de onda completa .................................................................................................. 19 Figura 21 Forma de onda no retificador de onda completa. .................................................................. 20 Figura 22 Retificador em ponte. .............................................................................................................. 20 Figura 23 Filtro a capacitor. ................................................................................................................... 21 Figura 24 Formas de onda no filtro a capacitor ..................................................................................... 21 Figura 25 Corrente no diodo D ............................................................................................................... 22 Figura 26 Caracterstica v-i do diodo zener ........................................................................................... 23 Figura 27 Regulador paralelo ................................................................................................................. 23 Figura 28 Espectro visvel ....................................................................................................................... 25 Figura 29 Porta OU................................................................................................................................. 25 Figura 30 Porta E .................................................................................................................................... 25 Figura 31 Limitador................................................................................................................................. 26 Figura 32 Funo de transferncia do limitador .................................................................................... 26

5/83 Figura 33 Circuito grampeador .............................................................................................................. 27 Figura 34 Formas de onda no circuito grampeador ............................................................................... 27 Figura 35 Estrutura do transistor bipolar. .............................................................................................. 28 Figura 36 Polarizao do transistor bipolar tipo NPN na regio Ativa. ................................................ 28 Figura 37 Polarizao do transistor bipolar tipo PNP no modo ativo . ................................................ 29 Figura 38 Smbolos dos transistores NPN e PNP bipolares. .................................................................. 30 Figura 39 Circuito usado para levantamento das curvas IV................................................................... 31 Figura 40 Curva caracterstica IV do transistor bipolar. ....................................................................... 31 Figura 41 Reta de carga .......................................................................................................................... 33 Figura 42 Circuito de polarizao. ......................................................................................................... 34 Figura 43 Polarizao com realimentao do emissor. .......................................................................... 35 Figura 44 Polarizao por diviso de tenso. ......................................................................................... 36 Figura 45 Circuito equivalente de entrada ............................................................................................ 37 Figura 46 Modelo Ebers Moll para o transistor Bipolar ........................................................................ 38 Figura 47 Curva IE VBE . ....................................................................................................................... 38 Figura 48 Amplificador na configurao emissor comun. ...................................................................... 39 Figura 49 Equivalente CA para a configurao emissor comum. .......................................................... 40 Figura 50 Modelo CA Ebers Moll. .......................................................................................................... 40 Figura 51 Impedncia de entrada. .......................................................................................................... 42 Figura 52 Impedncias de entrada e sada. ............................................................................................ 42 Figura 53 Circuito equivalente com resistor de emissor. ........................................................................ 43 Figura 54 Modelo Ebers Moll equivalente com resistor de emissor. ...................................................... 43 Figura 55 Modelo Ebers Moll equivalente com resistor de emissor. ...................................................... 44 Figura 56 Modelo Ebers Moll. ................................................................................................................ 45 Figura 57 Configurao base comum ..................................................................................................... 46 Figura 58 Equivalente CC ....................................................................................................................... 46 Figura 59 Equivalente CA ....................................................................................................................... 47 Figura 60 Modelo para o amplificador operacional ............................................................................... 48 Figura 61 Amplificador inversor ............................................................................................................. 49 Figura 62 Circuito equivalente do Amplificador inversor ...................................................................... 49 Figura 63 Circuito equivalente do Amplificador inversor com o curto virtual e resistncia de sada nula ..................................................................................................................................................................... 50 Figura 64 Amplificador no inversor ...................................................................................................... 51 Figura 65 Amplificador bufferr ............................................................................................................... 52

6/83 Figura 66 Amplificador somador inversor .............................................................................................. 52 Figura 67 Amplificador subtrator............................................................................................................ 53 Figura 68 Amplificador subtrator............................................................................................................ 53 Figura 69 Comprador de nvel ................................................................................................................ 54 Figura 70 Comprador de nvel ................................................................................................................ 54 Figura 71 Comprador de nvel com Histerese......................................................................................... 55 Figura 72 Exemplo de Comprador de nvel com Histerese ..................................................................... 55 Figura 73 Estrutura do transistor NMOS tipo enriquecimento ............................................................... 56 Figura 74 Formao do canal ................................................................................................................ 57 Figura 75 Polarizao do transistor MOS 1 ........................................................................................... 58 Figura 76 Polarizao do transistor MOS 2 ........................................................................................... 59 Figura 77 Curva do transistor MOS ....................................................................................................... 60 Figura 78 Tecnologia CMOS .................................................................................................................. 61 Figura 79 Smbolo do transistor NMOS .................................................................................................. 62 Figura 80 Circuito de teste ...................................................................................................................... 62 Figura 81 Curvas ID x VDS para VGS constante .................................................................................. 63 Figura 82 Nveis de tenso nos terminais do transistor MOS ................................................................ 64 Figura 83 Modelo para o transistor MOS na saturao ......................................................................... 64 Figura 84 Smbolo do transistor PMOS .................................................................................................. 65 Figura 85 Estrutura bsica do amplificador MOS .................................................................................. 66 Figura 86 Curva de transferncia do amplificador MOS........................................................................ 66 Figura 87 Polarizao de tenso VG fixa e resistncia de fonte............................................................. 67 Figura 88 Polarizao de tenso VG fixa e resistncia de fonte............................................................. 69 Figura 89 Polarizao com resistor de realimentao entre dreno e porta ........................................... 70 Figura 90 Sinal composto aplicado ao transistor ................................................................................... 70 Figura 91 Modelo do transistor MOS para pequenos sinais................................................................... 71 Figura 92 Amplificador Fonte comum..................................................................................................... 72 Figura 93 Equivalente AC ....................................................................................................................... 72 Figura 94 Amplificador fonte comum com resistor de fonte ................................................................... 73 Figura 95 Equivalente AC ....................................................................................................................... 74 Figura 96 Amplificador gate comum ....................................................................................................... 76 Figura 97 Equivalente AC ....................................................................................................................... 76 Figura 98 Amplificador dreno comum..................................................................................................... 77 Figura 99 Equivalente AC ....................................................................................................................... 77

7/83 Figura 100 Acoplamento a capacitor ...................................................................................................... 79 Figura 101 Acoplamento a transformador .............................................................................................. 79 Figura 102 Espelho de corrente BJT ....................................................................................................... 80 Figura 103 variao de caractersticas noEspelho de corrente BJT ...................................................... 81 Figura 104 Espelho de corrente MOS ..................................................................................................... 81 Figura 105 Configurao par complementar .......................................................................................... 82 Figura 106 Amplificador com par complementar ................................................................................... 83

8/83

ndice de Tabelas Tabela 1 Modos de operao ................................................................................................................... 28 Tabela 2 Dados do transistor bipolar. ..................................................................................................... 32 Tabela 3 Caractersticas do amplificador operacional ideal ................................................................. 47 Tabela 4 Regies de operao do transistor MOS .................................................................................. 66 Tabela 5 Comparao entre as configuraes ........................................................................................ 78

9/83

Introduo

Este estudo tem a finalidade de revisar os conceitos bsicos de eletrnica. Neste sentido, inicialmente ser visto uma reviso de teorias de circuitos. Na seqncia, ser visto a conceituao bsica de semicondutores e finalmente ser visto conceitos bsicos de amplificadores operacionais e suas configuraes tpicas.

Teoremas de circuito bsicos:

2.1 Lei de Kirchoff A lei de Kirchoff para corrente estabelece que a soma de todas as correntes em um n (elemento de circuito) igual a zero.

I
J

=0

(1)

A figura1 ilustra a lei de Kirchoff para corrente.

I1 I4 I3
Figura 1- Lei de Kirchoff para corrente

I2

A lei de Kirchoff para tenso estabelece que a queda de tenso em qualquer lao fechado de circuito igual a zero.

V
J

=0

(2)

A figura 2 ilustra alei de Kirchoff para tenso

Figura 2 Lei de Kirchoff para tenso.

10/83 Observe que foi usado o sentido da corrente do terminal positivo para o terminal negativo, sendo este sentido conhecido como convencional. Na verdade os eltrons que se movimentam (sentido eletrnico) do terminal negativo para o terminal positivo. Observe que a corrente deve circular do terminal positivo da fonte, passar pelos resistores R1, R2 e R3 e retornar a fonte pelo terminal negativo. 2.2 Teorema de Thvenin Qualquer rede de dois terminais contendo fontes de tenso e/ou corrente pode ser representada por um circuito equivalente, consistindo em uma tenso igual tenso de circuito aberto do circuito original em srie com uma resistncia medida dentro do circuito original. Assim qualquer dispositivo de dois terminais poder ser representado conforme mostra a figura 3.

Rth
DC

Vth

Figura 3 Circuito equivalente de Thvenin

Os passos a serem tomados na utilizao do teorema so: 1. A poro original da rede considerada como carga removida ou imaginada como removida. Os terminais so ento identificados pela ultima polaridade determinada. 2. A tenso de circuito aberto calculada 3. A resistncia de Thvenin calculada como vista para dentro da rede. As fontes so removidas, mas suas resistncias internas so mantidas. 4. O circuito equivalente desenhado, a carga, reconectada e a corrente de carga determinada. Por exemplo, seja o circuito mostrado na figura 4 a

20
DC

20 20

40 V

Rl

b
Figura 4 Exemplo 1

11/83 O circuito equivalente visto entre os pontos a e b, retirando-se a carga Rl e removendo a fonte de tenso (Fonte de tenso colocada em curto e fonte de corrente aberta) ser de 30 . A tenso equivalente de Thvenin ser a tenso desenvolvida no resistor de 20 , mostrada na figura 5.

I=0 a

20
DC

20 20 Vth

40 V

Rl

b
Figura 5 Tenso de Thvenin

Assim o circuito final mostrado na figura 6. a 30

DC

20V

Rl

b
Figura 6 Circuito final

2.3 Teorema de Norton Qualquer rede de dois terminais contendo fontes de tenso e/ou corrente pode ser representada por um circuito equivalente, consistindo em uma fonte de corrente igual a corrente de curto circuito da rede original em paralelo com uma resistncia medida dentro do circuito original Assim qualquer dispositivo de dois terminais poder ser representado conforme mostra a figura 7.

12/83 a

In

Rn

b
Figura 7 Circuito equivalente de Norton

Os passos usados no teorema de Norton so parecidos com os passos do teorema de Thvenin,assim: 1. A poro original da rede considerada como carga removida ou imaginada como removida. Os terminais so ento identificados pela ultima polaridade determinada. 2. A corrente de curto circuito calculada 3. A resistncia de Norton calculada como vista para dentro da rede. As fontes so removidas, mas suas resistncias internas so mantidas. 4. O circuito equivalente desenhado, a carga, reconectada e a corrente de carga determinada. Usando o mesmo exemplo da figura 5 pode-se resolver para o equivalente Norton. Desta forma para calcular a corrente de curto circuito a carga dever ser colocada em curto e o circuito mostrado na figura 8.

a It

20 20

20 In

DC

40 V

b
Figura 8 Calculo da corrente de Norton

Resolvendo a correte total fica:

It = 40 4 = [A] 20 + (20 20) 3
(3)

Conhecendo a corrente total a corrente de Norton ou corrente de curto circuito fica:

13/83
In = 20 2 It = 40 3

[A]

(4)

A resistncia equivalente de Norton determinada removendo as fontes (abrindo as fontes de corrente e colocando em curto as fontes de tenso). Desta forma o circuito equivalente de Norton ser:

In

30 Rl

b
Figura 9 Circuito final

Diodos e principais aplicaes

O diodo ideal um elemento de dois terminais que apresenta as seguintes caractersticas: Se for aplicado uma tenso positiva em relao do Anodo ao Catodo o diodo funcionar como uma chave fechada; Se for aplicada uma tenso negativa em relao do Anodo ao Catodo, o diodo funcionar como uma chave aberta. Na figura 10 so mostrados o smbolo do diodo e a representao de polarizao direta e reversa.

Figura 10 Diodo ideal funcionando como chave.

Desta forma o diodo D1 esta com polarizao reversa e apresenta uma alta resistncia, enquanto que o diodo D2 esta polarizado diretamente e apresenta uma baixa resistncia (caso ideal um curto circuito). Assim a corrente que circula no diodo D2 ser: ID 2 = 10 = 10mA 1k
(5)

14/83 Para melhor entender como funciona um diodo, pode-se comear com o estudo de cristais semicondutores dopados com impurezas. Estes cristais recebem a denominao de cristais do tipo N e cristais do tipo P. Nos cristais do tipo N so difundidas impurezas que apresentam muitos eltrons livres, enquanto que nos cristais do tipo P, so difundidas impurezas que contem muitas lacunas livres. Quando estes dois cristais so colocados em contado formada uma juno do Tipo PN, conforme a figura 11.

Figura 11 - Juno PN polarizada diretamente .

Observe que na juno aparece uma barreira de juno, esta barreira tende a reduzir quando existe a polarizao direta (Juno P positiva em relao a juno N). Com a reduo da barreira de juno os eltrons livres da juno N so recombinados com as lacunas livres da juno P. Para a polarizao reversa, ocorreu um aumento da regio de barreira de juno e os eltrons do cristal do tipo N no conseguem atravessar para a juno do tipo P, conforme mostra a figura 12. Assim, o diodo apresenta comportamentos diferentes para a cada polarizao.

Figura 12 - Juno PN polarizada reversamente .

3.1

Diodo real

Conforme mostrado, a polarizao direta pode produzir um grande fluxo de eltrons de corrente direta do cristal tipo N para o cristal do tipo P. Se observarmos o smbolo do diodo uma seta indicando o sentido de corrente convencional. Para a melhor compresso do funcionamento do diodo pode-se levantar a curva caracterstica, ou seja, a curva da relao de tenso e corrente.

Figura 13 Circuito para obter a curva caracterstica do diodo.

15/83 Com a polaridade da fonte conforme mostra a figura 13, o diodo est polarizado diretamente. Quanto maior a tenso da fonte, maior ser a corrente do diodo. Assim, para levantar a curva caracterstica do diodo necessrio variar a tenso da fonte e medir a tenso no diodo e corrente do circuito. Para verificar o funcionamento do diodo na polarizao reversa basta inverter a fonte de alimentao e repetir o procedimento. Terminado esta etapa, obtm-se os grficos mostrados nas figuras 14 e 15.

Figura 14 Curva caracterstica do diodo com polarizao direta.

Observe que na polarizao direta existe um valor de tenso pelo qual o diodo comea a conduzir, ou seja, necessrio que a tenso direta seja maior que a tenso de barreira de juno. Assim o comportamento do diodo antes da tenso da fonte atingir a tenso de joelho que a corrente no circuito aumenta lentamente, porm quando a tenso de joelho atingida, a corrente direta ser aproximadamente dependente do resistor de limitao de 1 k. Veja ainda que quando o diodo est polarizado diretamente a tenso sobre o diodo ser de aproximadamente 0,7 V (tenso de joelho) para os diodos de silcio. Quando o diodo polarizado reversamente, existira uma pequena corrente de fuga at que se atinja a ruptura do diodo, ou seja, a tenso de barreira cresce tanto que consegue arrancar eltrons do cristal N para o cristal P, conforme mostrado na figura 15. Quando a tenso de ruptura ocorrer resistncia apresentada pelo diodo diminuir rapidamente e a corrente pode atingir valores elevados assim esta regio e dever ser evitada.

Figura 15 Curva caracterstica do diodo com polarizao reversa.

16/83

3.2 Modelamento do diodo. Na regio de operao direta, ou seja, quando o diodo esta diretamente polarizado a relao i-v pode ser aproximada por:

i = I s (e

v nVT

1)

(6)

Onde: Is a corrente de saturao do diodo para determinada temperatura. Vt a tenso trmica n uma constante e depender do processo de produtivo, podendo variar entre 1 e 2. v- tenso aplicada ao diodo A tenso trmica pode ser calculada por (7). VT = kT q
(7)

Onde: K- a contante de Boltzmann e vale 1,38 x10-23 T - a temperatura absoluta em Kelvin e valem 273 + a temperatura em C q- a carga do eltron e vale 1,6 x10-19 Na temperatura ambiente de 20C a tenso trmica vale aproximadamente 25 mV. Como o valor da corrente de saturao da ordem de 10-15 A para diodos de pequenos sinais, pode-se aproximar a corrente na polarizao direta quando i>>Is:

i I se

v nVT

(8)

Usando a equao (8) e resolvendo para a tenso v, tem-se:

v = nVT ln

i Is

(9)

Assim se for levantado os pares de tenso e corrente da equao (9), verifica-se que para uma grande variao de corrente a tenso ir variar muito pouco. Por exemplo, para a corrente de saturao de um diodo de sinal de 1pA e n de 1 na temperatura ambiente. Se a correntes variarem de 1 mA para 100 mA, a tenso V do diodo ir variar: V1 = nVT ln Para a corrente de 100 mA, tem-se: V2 = nVT ln i 1e 2 = 25e 3 ln( ) = 0,633V Is 1e 12
(11)

i 1e 3 = 25e 3 ln( ) = 0,518V Is 1e 12

(10)

Desta forma a variao da corrente no diodo de um fator de 100 a tenso variou 115mV. Este comportamento explica o formato da curva do diodo mostrado na figura 14. Assim na prtica a tenso

17/83 sobre o diodo ir variar muito pouco com a variao da corrente desta forma, estipula-se que a queda de tenso no diodo polarizado diretamente vale 0,7 V. Se a tenso aplicada ao diodo for negativa, a corrente da equao (7) torna-se aproximadamente igual a corrente de saturao Is.

i = I s (e

v nVT

1) I s

(12)

Desta forma a corrente circulante no diodo na polarizao inversa a corrente de saturao, como este valor extremamente pequeno a resistncia apresentada muito alta. No caso de diodos discretos a corrente no sentido inverso muito maior que a corrente de saturao, devido a efeitos de fugas no processo de construo. A Corrente inversa tambm sofre um aumento com a tenso reversa no diodo. Este fato pode ser observado na figura 15. A temperatura de operao do diodo tem influncia no seu comportamento. No sentido direto o aumento de temperatura reduz a queda de tenso no diodo. No sentido inverso, o aumento de temperatura dobra a corrente inversa a cada aumento 10 C, para o silcio. A terceira regio de operao do diodo regio de ruptura. Esta regio atingida quando a tenso inversa atinge a tenso de ruptura do diodo. Observe na figura 15 que existe um joelho na curva de tenso sobre o diodo e a corrente aumenta rapidamente para um pequeno aumento de tenso. A ruptura no um efeito destrutivo, desde que a potncia dissipada no diodo mantenha-se dentro dos limites mximos estabelecido pelo fabricante. Desta forma o efeito da variao grande de corrente para uma pequena variao de tenso permite o uso do efeito de joelho (ou efeito zener) com circuito regulador de tenso. Para o uso do diodo em uma anlise inicial, pode-se usar o modelo aproximado de uma bateria em srie com um diodo ideal, conforme mostra a figura 16.

DC

Figura 16 Modelo do diodo simplificado.

18/83

3.3

Aplicaes com diodo

3.3.1 Retificador Uma aplicao fundamental do diodo como retificador para gerar uma tenso contnua atravs da tenso eltrica alternada disponvel na distribuio eltrica comercial. Na figura 17 mostrado um circuito retificador.

Figura 17 Circuito retificador.

O circuito consiste de um diodo D e um resistor R conectado em srie. Suponha uma tenso de entrada senoidal, conforme mostra a figura 18 e o diodo ideal. Durante os semiciclos positivos de entrada o diodo estar polarizado diretamente e nos semiciclos negativos estar polarizado reversamente, assim na sobre o resistor R somente ter-se a tenso no semiciclo positivo.

Figura 18 Formas de onda no resistor R..

A aplicao do diodo como retificador na prtica geralmente em fontes de alimentao. A fonte de alimentao normalmente tem como energia primria a tenso da rede eltrica de distribuio em 127 ou 220 V e freqncia de 60 Hz. Assim uma fonte ter um transformador de tenso para adequar os nveis de tenso exigidos nos circuitos eletrnicos de 5 a 20 V por exemplo. Assim o retificador de meia onda ficar conforme mostrado na figura 19.

19/83

Figura 19 Retificador de meia onda

A tenso do secundrio do transformador normalmente menor que a tenso da rede pblica, assim as condies de projeto so que o diodo dever suportar a tenso reversa de pico do sinal da rede e a corrente de pico do circuito. A tenso sobre a carga ser, portanto o valor mdio da tenso alternada retificada em meia onda, ou seja: V0 = s vd E
(13)

3.3.2 Retificador de onda completa

O retificador de onda completa usa os dois semiciclos da senide de entrada. Para conseguir uma sada unipolar necessrio inverter o semiciclo negativo da senide de entrada. Assim o uso de um transformador com dois enrolamentos com tape central pode provocar a inverso necessria para o uso de dois diodos, conforme mostra a figura 20.

Figura 20 - Retificador de onda completa

20/83 Observe que o secundrio do transformador tem dois enrolamentos e um ponto central (tap) ligado a referncia do circuito. Assim, quando a tenso no primrio estiver com a parte superior positiva em relao a parte inferior, no secundrio o diodo D1 estar positivo em relao a referncia ( terra) enquanto que o diodo D2 estar negativo em relao a referncia . Ou seja, D1 ir conduzir no semiciclo positivo do sinal de rede enquanto que D2 estar polarizado inversamente. No semiciclo negativo do sinal de rede AC, o diodo D1 estar negativo em relao a referncia e D2 est positivo em relao a referncia. Desta forma a tenso no resistor R ter os dois semiciclos , conforme mostra a figura 21.

Figura 21 Forma de onda no retificador de onda completa.

Observe que quando D1 estiver conduzindo e D2 cortado (polarizado inversamente), D2 estar submetido a tenso de aproximadamente a toda a tenso do secundrio ( Vs1 + Vs2) e este diodo dever suportar esta tenso reversa . Veja ainda que a tenso de sada de Vs de pico . Desta forma a tenso de sada ser maior que no caso da retificao de meia onda e dado por: V0 = s vd ) 2( E
(14)

3.3.3 Retificador em ponte

Uma forma diferente de implementar o retificador de onda completa usar a configurao em ponte. O nome ponte uma similaridade com a conexo de ponte de Wheatstone e a vantagem desta configurao est no fato de no ser necessrio usar um transformador com dois enrolamentos. A desvantagem est na necessidade de uso de quatro diodos nesta configurao, conforme mostra a figura 22.

Figura 22 Retificador em ponte.

21/83 O retificador em ponte funciona da seguinte forma: Durante o semiciclo positivo da tenso de entrada os diodos D1 e D4 entram em conduo enquanto que os diodos D2 e D3 esto cortados. No semiciclo negativo do sinal de entrada os diodos D2 e D3 esto em conduo enquanto que os diodos D1 e D4 esto cortados, veja que nos dois casos a tenso na carga R est sempre com a mesma polaridade.

Observe que existem dois diodos em srie com a carga R, este fato, ocasiona uma reduo na tenso de sada, pois a queda de tenso em cada diodo ser de aproximadamente 0,7 V. A tenso reversa mxima nos diodos ser de aproximadamente a tenso do secundrio do transformador. Assim, a tenso de sada ser: s 2vd ) 2( E (15) V0 =

3.3.4 Filtro a capacitor

A tenso de sada dos retificadores apresenta a caracterstica pulsante, assim existira uma variao do valor instantneo com o tempo, conforme mostram as figuras 18 e 21. Uma forma simples de reduzir a variao da tenso de sada conectar um capacitor em paralelo com o resistor de carga. Seja o circuito da figura 23, quando a tenso do secundrio Vs for positiva, o diodo D ir conduzir e o capacitor C ir se carregar at a tenso de pico Vp. Quando a tenso Vs reduzir o seu valor abaixo de Vp o diodo D estar polarizado reversamente e a tenso Vp carregada no capacitor ir se descarregar pela carga R.

Figura 23 Filtro a capacitor.

Figura 24 Formas de onda no filtro a capacitor

22/83 Observe que a descarga do capacitor ocorrer at que a tenso Vs atinja um valor maior que Vo e o diodo volte a conduzir., conforme mostra a figura 24. Para que a tenso Vo no diminua. Significativamente a escolha do valor do capacitor C deve ser feita de forma a garantir que a constante de tempo CR seja muito maior que o intervalo de tempo de descarga. A tenso Vr conhecida como tenso de ripple (ondulao) e ser tanto menor quanto maior for a constante CR em relao a T, assim, pode-se expressar a tenso de ripple em funo da freqncia: Vr = Vp 1 2 fCR
(16)

Pode-se ainda calcular a corrente mxima no diodo em relao tenso de ripple:

iD max = Il (1 + 2 PI Vp ) 2Vr

(17)

A corrente no diodo somente ocorrer no intervalo de tempo que a tenso do Vs for maior que a tenso Vo. Esta corrente tem um valor de pico alto para conseguir carregar o capacitor C com carga suficiente para manter a tenso Vo com pequena variao. A figura 25 mostra a corrente no diodo D.

Figura 25 Corrente no diodo D

3.3.5 Regulador de tenso Observando a figura 26, tem-se que para correntes acima de Izmin a tenso no diodo permanece aproximadamente constante. Assim este comportamento usado como regulador de tenso srie. Desta forma os fabricantes de componentes define a tenso zener para uma dada corrente de teste. Neste ponto pode-se definir a resistncia dinmica do zener definida como:

23/83
rD = v z I z

(18)

Onde : - v a variao da tenso zener - I a variao da corrente zener

I Vzmax Vzmin Izmin V

Izmax

Figura 26 Caracterstica v-i do diodo zener

Desta forma o valor da resistncia dinmica indica a inclinao da curva caracterstica v-i na regio zener. Assim quanto menor for o valor de rd melhor ser a regulao (menor ser a variao da tenso zener). O projeto do regulador neste caso dever levar em considerao a variao da corrente de carga, ou seja, a tenso no regulador permanecer aproximadamente constante dentro de uma variao de corrente conhecida. Para melhor explicar este conceito seja o circuito mostrado na figura 27.

Figura 27 Regulador paralelo

Equacionando o circuito acima se tem:

24/83
It = V Vz Rz

(19)

Ora a tenso na carga mantida no valor de Vz a corrente na carga ser:

Il = Vz RL
(20)

Portanto se a corrente na carga variar a corrente no diodo zener tambm ir variar, ou seja, existem varias condies de funcionamento e o circuito regulador dever ser capaz de manter a tenso independente destas condies. Para uma avaliao mais minuciosa, duas condies so necessrias, se a tenso da fonte V variar a tenso do regulador dever manter-se. A outra condio importante quando a corrente de carga variar a tenso do regulador tambm dever se manter constante. Assim acontecero as seguintes situaes: 1. Aumento da tenso de fonte e reduo de corrente de carga 2. Aumento de tenso da fonte e aumento da corrente de carga 3. Reduo da tenso de fonte e reduo da tenso de carga 4. Reduo da tenso de fonte e aumento da corrente de carga Se a corrente no zener reduzir abaixo do valor mnimo especificado pelo fabricante de componentes este sair da regio de regulao. Se a corrente no diodo zener aumentar acima do valor mximo, que provoca uma potncia dissipada maior que a potncia especificada pelo fabricante o regulador ira se danificar. Assim o projeto do regulador dever manter a corrente no diodo zener acima da corrente mnima e abaixo da corrente mxima em qualquer condio de carga e variao da tenso de fonte. Seguindo este raciocnio, o projeto do regulador comea com as condies de variao de fonte e variao de carga.
I z max = Pz Vz
(21)

Izmin dado de manual para uma dada tenso zener.

Rz min = Vmax Vz I z max + Ilmin Vmin Vz I z min + Ilmax
(22)

Rz max =

(23)

O efeito da resistncia dinmica na variao da tenso zener desprezado nesta avaliao. A equao (22) indica o menor valor possvel para o resistor do regulador que mantm a corrente no zener menor que a mxima permitida. A equao (23) indica o maior valor possvel para o resistor do regulador que mantm o diodo zener na regio de regulao. Na prtica usa-se a mdia geomtrica entre os valores calculados para a regulao.

3.3.6 Diodos especiais O diodo emissor de luz (LED light emitting diode) converte a corrente direta em luz. Esta converso ocorre devido aos diferentes nveis de energia entre os eltrons, assim na recombinao a energia dos eltrons convertida em luz ou calor. Para o caso dos LEds a escolha do material adequado, tais como arsenieto de glio ou fosfeto de glio aumentam a quantidade de recombinao que emitem fotos na faixa

25/83 visvel nas cores vermelha e amarela. O processo de emisso de luz pela aplicao de uma fonte eltrica de nergia chamado eletroluminescncia. Outros materiais so usados e podem emitir luz em outras cores e at mesmo em infravermelho e ultravioleta. Em geral a tenso direta dos LED superior a tenso direta de um diodo comum de silcio e a tenso reversa suportada muito menor. Assim, cuidados especiais em relao a tenso reversa no LED devem ser tomados. Para o uso de LEDs a corrente tpica de 20 mA e a tenso para a cor vermelha de 1,5 V no sentido direto. Os tempos de vida til dos LED de 100.000 horas e a sua alta eficincia esto colocando este componente como o substituto natural das lmpadas comuns.

Figura 28 Espectro visvel

3.3.7 Portas Lgicas com diodos Outra aplicao dos diodos semicondutores implementar portas lgicas. Assim a associao de resistores e diodos resulta em funes lgicas. Por exemplo, seja o circuito da figura 29.

Figura 29 Porta OU

Considerando o estado lgico 1 como a tenso prxima a +5V e o estado lgico zero prximo a 0V, o circuito da figura 28 apresenta a funo:
Y = V1 + V 2 + V 3
(24)

Figura 30 Porta E

26/83

S = V 1.V 2.V 3

(25)

Conforme mostrado com o uso de diodos e resistores foi implantado as funes lgicas OU e E respectivamente.

3.3.8 Circuitos limitadores

Os circuitos limitadores tm uma importante funo principalmente na proteo de outros circuitos. De uma forma geral o limitador age como um ceifador, ou seja, se a tenso ultrapassar certo valor estabelecido esta ser cortada. Um exemplo de circuito limitador apresentado na figura 31. Observe que para tenses de entrada menores que 0,7 V no existe influncia dos diodos D1 e D2, porm, quando a tenso de entrada ultrapassar o limiar de 0,7 V haver a conduo de um dos dois diodos e a tenso de sada no ultrapassar 0,7 V. Este mesmo circuito pode ser usado com diodos zener e assim alterar o valor da tenso de sada limitada. O grfico da figura 32 mostra a curva de transferncia de um limitador.

Figura 31 Limitador

Figura 32 Funo de transferncia do limitador

3.3.9 Circuitos Grampeadores Seja o circuito da figura 33, observe que existir um caminho de carga para o capacitor C, porm, como a polaridade de carga do capacitor o diodo D mantido na polarizao inversa. Desta forma a tenso sobre o diodo D aparece deslocada do valor de pico negativo do sinal do gerador. Observa-se na figura 34 que a linha tracejada representa a tenso na sada do gerador. A linha contnua representa a tenso sobre o diodo D. Assim a polaridade da tenso sobre o capacitor C, provoca a elevao do potencial da forma de onda

27/83 quadrada de -5 V para 0V, ou seja o circuito grampeador (ou restaurador de nvel cc) alterou o valor cc do sinal quadrado (transformou o sinal bipolar em unipolar). Este circuito pode ainda ser usado em outras aplicaes que envolvem a retirada de nvel mdio de um sinal qualquer, como por exemplo, sinais PWM.

Figura 33 Circuito grampeador

Figura 34 Formas de onda no circuito grampeador

4
4.1

Transistores Bipolares de juno

Estrutura e operao do transistor

O transistor bipolar de juno um componente de trs terminais, a base, o emissor e o coletor. A base usada para controlar o fluxo de corrente entre o emissor, que como o prprio nome indica emite eltrons e o coletor que ir receber estes eltrons. A figura 35 mostra a estrutura do transistor.

28/83

Figura 35 Estrutura do transistor bipolar.

O material usado para a fabricao do transistor bipolar um semicondutor de silcio que recebe impurezas, transformado-se em cristal do tipo N ou cristal do tipo P, assim existem duas formas de construo. A estrutura PNP e a estrutura NPN. Desta forma considerando o transistor NPN tem-se as duas junes PN, sendo a juno emissor base e a juno coletor base. Dependendo da condio de polarizao (direta ou reversa) de cada uma dessas junes, so obtidos diferentes modos de operao do transistor bipolar, conforme mostra a tabela 1.
Tabela 1 Modos de operao

Modo Corte Ativo Saturao

Juno Emissor base Reversa Direta Direta

Juno Coletor base Reversa Reversa Direta

O modo de operao ativo usado para a amplificao, enquanto que os modos de corte e saturao so usados para aplicaes de chaveamento.

4.2

Transistor NPN

Na figura 36 apresentado a transistor do tipo NPN no modo ativo (Conduo).

Figura 36 Polarizao do transistor bipolar tipo NPN na regio Ativa.

29/83

Para a operao do transistor bipolar na regio ativa necessrio o uso de duas fontes externas, uma aplicada entre base e emissor e outra aplicada entre coletor e base. A tenso VBE produz um potencial maior de base em relao ao emissor, portanto polarizando esta juno diretamente. A tenso coletor base VCB produz um potencial de coletor maior que o potencial da base, portanto polarizando a juno coletor base reversamente. A polarizao direta da juno base emissor provoca a circulao de corrente. Esta corrente composta de duas componentes, eltrons injetados do emissor a base e lacunas injetadas da base no emissor. Para o melhor funcionamento do transistor, o fluxo de eltrons dever ser maior que o fluxo de lacunas, assim no processo de fabricao a base feita pouco dopada e o emissor fortemente dopado. Os eltrons so portadores majoritrios de corrente no cristal do tipo N na regio do emissor e quando atingem a regio da base so submetidos a duas foras de atrao. Uma delas o terminal da fonte emissor base e a outra o terminal positivo da fonte coletor base. Os eltrons que a tingem a regio da base se deslocam em alta velocidade e a sua grande maioria atrada pelo potencial mais alto do coletor e atravessam a regio de base no sentido do coletor. Como o cristal da base extremamente fino, os eltrons que saem do emissor tm facilidade de passar atravs dele, para o coletor. Alguns eltrons, contudo, penetram na base e so atrados pelo terminal positivo da fonte emissor base, formando a corrente de base. Os eltrons que passam atravs do coletor e entram na fonte coletor base produzem a corrente de coletor. Cada eltron que deixa o coletor deve ser substitudo por um eltron no emissor para produzir um fluxo contnuo de corrente. A fonte emissor base ir controlar a quantidade de eltrons que entram no emissor e conseqentemente a corrente que sai no coletor.

4.3 Transistor PNP Na figura 37 apresentado a transistor do tipo PNP no modo ativo (Conduo).

Figura 37 Polarizao do transistor bipolar tipo PNP no modo ativo .

No transistor PNP, o emissor e o coletor so materiais do tipo P e a base material do tipo N. durante o funcionamento, a juno emissor base polarizada diretamente e a juno coletor base polarizada reversamente, da mesma forma que ocorre com o transistor do tipo NPN, porm com as polaridades das fontes invertidas. Os portadores majoritrios no cristal do tipo P so lacunas. A polarizao direta na juno emissor base faz com que as lacunas sejam aceleradas para a base. A maioria das lacunas penetra na fina base do cristal e entra no coletor. As lacunas que chegam ao coletor so preenchidas por eltrons provenientes do terminal negativo da fonte de coletor. Esses eltrons se deslocam atravs da fina camada de base em direo do emissor. Alem disto, uns poucos eltrons entram na base, provenientes da fonte

30/83 emissor base e combina-se com as lacunas que no penetram em direo ao coletor. Todos os eltrons que chegam ao emissor so atrados para o terminal positivo da fonte emissor base. Cada eltron que passa do emissor para a fonte emissor base, deixa uma lacuna em seu lugar. AS lacunas movimentam-se atravs da base em direo ao coletor onde se recombinam com os eltrons que entram no coletor. Comparando os transistores NPN e PNP, pode-se afirmar: NPN, o funcionamento depende do fluxo de eltrons atravs do material cristalino e, da, atravs do circuito externo para fora do material cristalino. Os eltrons entram no emissor e so forados em direo a base e entram no coletor. Uns poucos eltrons no conseguem atravessar a regio de base e formam uma pequena corrente de base. A maioria dos eltrons atinge o coletor e da para o circuito externo. PNP, o funcionamento tambm depende de eltrons que passam atravs do material semicondutor e do circuito externo. Como as sees cristalinas do transistor so invertidas, o fluxo de eltrons provocado pelo movimento de lacunas, que tambm invertido. Os eltrons entram no coletor, passam atravs do transistor e deixam o emissor para o circuito externo.

4.4

Smbolos. Esquemticos
Na figura 38 mostrado o smbolo esquemtico para os transistores NPN e PNP.

Figura 38 Smbolos dos transistores NPN e PNP bipolares.

Observe que o emissor marcado com uma seta e indica o sentido convencional de corrente no transistor. Desta forma a equao de corrente no transistor ser:
Ie = Ib + Ic
(26)

A corrente de coletor relacionada com a corrente de base atravs do cc beta ):

Ic Ib

(27)

31/83

4.5

Curvas caractersticas do transistor bipolar

Para conseguir as curvas I-V dos transistores bipolares necessrio usar o circuito da figura 39. Assim, possvel encontrar a corrente de coletor pela tenso de VCE em funo da corrente de base.

Figura 39 Circuito usado para levantamento das curvas IV.

Com o circuito da figura 39 a tenso V1 controla a corrente de base e a tenso V2 ir controlar a tenso VCE (tenso entre o coletor e emissor) do transistor Q1.

Figura 40 Curva caracterstica IV do transistor bipolar.

Se as tenses V1 e V2 forem variadas para criar diferentes correntes e tenses no transistor, pode-se conseguir o grfico da figura 40. Neste caso a tenso V1 foi aumentada de zero at conseguir uma corrente de base estvel. Depois a tenso V2 foi variada de zero at 32 Volts. Assim o grfico mostrado na figura 40 tem dois valores de corrente de base, 10 e 20uA respectivamente. Observe quando VCE igual a zero, o diodo coletor no esta polarizada reversamente, o que produz uma corrente de coletor muito pequena. Para VCE entre zero e 1 Volt, a corrente aumenta rapidamente e atinge um valor praticamente estvel. Assim, quando a tenso VCE mantiver o diodo coletor polarizado reversamente e a partir deste valor todos os eltrons na regio do coletor so atrados para o potencial V2. Este ponto de inflexo conhecido como joelho da curva. Veja que o aumento da tenso VCE acima do joelho ter pequena influencia na corrente de coletor. Porm, se a tenso de VCE continuar a aumentar, existir um ponto que provocar o rompimento do diodo coletor e a corrente ir cresces muito rapidamente. E nesta

32/83 situao o transistor no funcionar como fonte de corrente. Portanto, este valor de tenso VCE dever ser evitado, ou seja, em caso de projeto no usar o transistor na regio prximo a tenso de ruptura, conhecida como VCEO, (a tenso na qual o transistor atinge a ruptura estando com a base aberta). Avaliando a curva do coletor, podem-se destacar trs regies de funcionamento:

Regio de saturao, quando o valor de VCE ainda no polarizou adequadamente a juno coletor base Regio ativa, quando o valor de VCE consegue polarizar a juno coletor base reversamente e o transistor funciona como fonte de corrente Regio de ruptura, quando VCE atinge altos valores e ocorre a emisso de eltrons de emissor para coletor independente da corrente de base.

Na regio de saturao, o diodo coletor est polarizado diretamente. Por isso, perde-se o funcionamento normal do transistor e este funciona como uma pequena resistncia hmica e no como uma fonte de corrente. Para que o transistor funcione na regio ativa, preciso que o diodo coletor base esteja polarizado reversamente e isto requer um valor de VCE maior que um volt ou dessa ordem. Especificaes do transistor bipolar A tabela 2 mostra os dados do transistor 2N2222.
Tabela 2 Dados do transistor bipolar.

As especificaes mostradas na folha de dados usam o ndice o este significa que existe um terminal aberto (open). O terminal que est aberto ser o terminal que no est mostrado, por exemplo, a tenso de VCEO de 30 V foi medida com a base aberta. A potncia total Ptot conseguida com a seguinte equao:

33/83
Ptot = VCExIc
(28)

Esta equao mostra que a potncia dissipada no transistor ser a tenso VCE pela corrente de coletor. Para aplicaes prticas a potncia dissipada no componente dever estar abaixo da potncia especificada na folha de dados e caso seja necessrio usar um dissipador de calor.

4.6

Retas de carga

A reta de carga definir as condies de trabalho do transistor bipolar. Assim, para definir uma reta so necessrios dois pontos e estes pontos so considerados os estados de corte e saturao do transistor. O ponto de corte ocorre quando a corrente de base igual a zero, ou seja, VCE ser igual a VCC ( fonte de alimentao do circuito). A saturao do transistor ocorre quando corrente de coletor atinge o seu valor mximo (VCE atinge o seu valor mnimo). Para entender melhor esta situao pode-se usar as curvas caractersticas do transistor bipolar e plotar as condies de projeto, conforme mostra a figura 41.

Figura 41 Reta de carga

As condies para traar a reta de carga so:

VCE = VCC
(29)

Ic =

VCC R2

(30)

O circuito referncia para esta reta de carga mostrado na figura 41.

34/83

Figura 42 Circuito de polarizao.

Observe que a corrente de base estiver ajustada para 10 uA a tenso VCE ser de 3 V e conseqentemente a corrente de coletor ser de 3 mA. Se a corrente de base subir para 20 uA a tenso VCE cair para 0,7 V aproximadamente e a corrente de coletor subir para 6 mA. Com este valor da corrente de base o transistor atingiu a regio de saturao. Veja ainda que s possvel ajustar os valores de tenso e corrente que esto sobre a reta de carga, ou seja com o circuito dado no possvel circular a corrente de base de 30 e 40 uA. Os pontos de corte e saturao do transistor so os estados que o componente funciona como uma chave. Quando est na regio de corte considerado um aberto e no ponto e saturao considerada uma chave fechada. Assim no circuito da figura 42 se a sada for tomada sobre o terminal de coletor e no for aplicado nenhum potencial na base o transistor estar no corte e a tenso no coletor ser a tenso da fonte VCC. Se for aplicado um potencial alto na base, com, por exemplo, 5 V via resistor R1 de valor adequado a tenso apresentada no coletor ser aproximadamente zero ( VCE de saturao).

4.7

Polarizao de base.

O circuito apresentado na figura 41 recebe o nome de polarizao de base e neste caso as tenses de base e coletor so dispostas em uma nica fonte VCC. Assim equacionando a malha de coletor tem-se: (31) VCC = IcR 2 + VCE
Na malha de base:

VCC = IbRb + VBE

(32)

Como:

IcBcc Ib, tem-se: VCC = BccIbR 2 + VCE

(33)

Logo com a reta de carga traada possvel determinar o ponto de operao, conhecendo o valor de Ic e de VCC, donde se tira o valor de Ib necessrio e o valor de VCE para o ponto de estabilizao na reta de carga.

4.8

Polarizao com realimentao de emissor

35/83 No circuito anterior um aumento no cc, provoca um aumento na corrente de coletor, assim, se for colocado um resistor em srie com o emissor do transistor, este problema poder ser minimizado. Este resistor em srie com o emissor funcionar como uma realimentao negativa e se a corrente de base aumentar a corrente de coletor aumenta proporcionalmente e com isto a corrente de emissor, se existe uma queda de tenso no resistor de emissor, esta valor ir aumentar. O aumento da queda de tenso no emissor provoca uma reduo da corrente de base, que compensa parcialmente um aumento no cc. O circuito da figura 43 mostra a configurao da polarizao com realimentao de emissor.

Figura 43 Polarizao com realimentao do emissor.

As equaes dos circuitos so: Malha do coletor

VCC = IcR2 + VCE + IeR3
(34)

Malha da base
VCC = IbR1 + VBE + IeR3
(35)

4.9

Polarizao por diviso de tenso

36/83 Seja o circuito mostrado na figura 44. Observe que existe um divisor de tenso na base gerando uma tenso de polarizao dada por: VB = R1 VCC R1 + R 4
(36)

Se a corrente de base for muito pequena em relao s correntes que circulam em R1 e R4, podese desprezar o seu efeito, assim a corrente de emissor ser: Ie = VB VBE R3
(37)

Figura 44 Polarizao por diviso de tenso.

Como neste calculo de corrente de emissor no aparece o fator CC, este tipo de polarizao imune as variaes deste fator e por esta razo a polarizao mais usada em circuitos eletrnicos. Para que esta linearizao tenha o efeito desejado, ser necessrio retornar ao circuito equivalente e verificar o efeito da corrente de base no divisor de tenso da base. Assim na figura 45 mostrado o circuito equivalente da polarizao por divisor de tenso.

37/83

Figura 45 Circuito equivalente de entrada .

Equacionando a malha de base, tem-se: VB = IbRB + VBE + IeR3 Mas,

(38)

Ie ccIb

(39)

Logo,
Ie VB VBE RB R3 + CC
(40)

Desta forma, o resistor de base foi refletido no emissor dividido pelo fator CC. Assim recomendado estimar o efeito do resistor RB. Como o valor do resistor de RB a associao em paralelo dos resistores R1 e R4, usa-se a estimativa de :

R 4 0,1 CCR3

(41)

Para o projeto da polarizao de amplificadores de pequeno sinal existem varias formas de se estabelecer condies iniciais de projeto. Nesta linha pode-se supor que a tenso de alimentao VCC seja dividida na malha de emissor e coletor com a seguinte distribuio: 1. Tenso VCE a metade de VCC; 2. Tenso em Rc de 0,4 do VCC 3. tenso sobre Re de 0,1 de VCC Com estas tenses estabelecidas pode-se escolher a corrente de coletor e conseqentemente a corrente de base com o dado hFE ou CC do transistor escolhido no projeto.

38/83

4.10 Modelamento do transistor bipolar

Para facilitar o projeto de amplificadores pode-se usar um modelo matemtico que represente o funcionamento do transistor. Assim, na anlise de amplificadores usa-se o teorema da superposio. Uma anlise usada para definir a polarizao do transistor e j foi apresentada, a outra avaliao o comportamento quando o transistor submetido a um sinal alternado na entrada que provoque a variao da tenso VCE. Um dos modelos usado na anlise de sinais alternados o Ebers Moll. Na figura 46 so mostrados os modelos para a anlise CC e CA.

Figura 46 Modelo Ebers Moll para o transistor Bipolar

Este modelo baseado na curva de IE em funo de VBE para VCE constante. Esta curva mostrada na figura 47.

Figura 47 Curva IE VBE .

Observe que uma pequena variao na tenso VBE, ocasiona uma pequena variao de IE. Por conveno usado letras minsculas para sinais CC e letras minsculas para sinais CA. Desta forma no modelo

39/83 Ebers Moll o diodo mostrado na figura 46 representa o modelo CC e para o modelo CA, o diodo substitudo por sua resistncia dinmica dada por: r = VBE vbe = IE ie
(42)

Veja que o formato da curva IE VBE tem o comportamento aproximadamente exponencial, assim para grandes variaes de vbe, a variao de sada no ser linear, assim este modelo s vlido para pequenos sinais. A resistncia dinmica r depende do valor da tenso VBE, assim para pequenas variaes a aproximao usada: r = 25mV IE
(43)

J foi mostrado que o fator entre a corrente de coletor IC e a corrente de base IB chamado de CC. Porm, para a variao da corrente de coletor pela variao da corrente de base conhecida como CA.

4.11 Configurao emissor comum

Na figura 48 mostrado um amplificador com transistor bipolar na configurao emissor comum.

Figura 48 Amplificador na configurao emissor comun.

Observe que existem capacitores de acoplamento Cin e Cout e capacitor de desacoplamento. A funo do capacitor de acoplamento evitar que a tenso CC presente no amplificador atinja outros circuitos, assim

40/83 a impedncia apresentada neste caso dever ser desprezvel. Desta forma a reatncia capacitiva dever ser muito menor que a impedncia a ser acoplada na menor freqncia de trabalho. Uma regra prtica usar a reatncia capacitiva at 10% do valor da impedncia a ser acoplada na menor freqncia de trabalho, ou seja: 1 (44) Xc = = 0,1Z 2F min C A funo do capacitor de desacoplamento apresentar uma baixa impedncia em relao ao resistor que esteja conectado. A mesma regra vlida, ou seja, 0,1 RE na menor freqncia de trabalho. Na anlise do amplificador so usados dois modelos equivalentes, um modelo CC e outro modelo CA. No modelo CC os capacitores so considerados circuitos abertos, e na anlise CA os capacitores so considerados curto circuito e as fontes CC como circuito aberto. Assim na anlise da polarizao CC as equaes apresentadas em (31) a (41) so usadas para o clculo da polarizao. Para a anlise CA mostrado o circuito equivalente da figura 49. Note que o resistor de emissor foi desacoplado.

Figura 49 Equivalente CA para a configurao emissor comum.

Se o transistor bipolar for substitudo pelo modelo Ebers Moll, tem-se :

Figura 50 Modelo CA Ebers Moll.

41/83 A tenso de entrada vent provocar uma corrente: vent ie = r

(45)

Mas se ic aproximadamente igual a ie, tem-se que a corrente de sada circulando pela carga RC provocar uma tenso de sada : (46) vs = icRC Note que o sinal negativo indica que a fase do sinal de sada invertida do sinal de entrada. Se substituir a equao (45) na equao (46), tem-se: ventRc (47) vs = r O que nos leva ao ganho de tenso do amplificador: A= vs RC vent r
(48)

Como os estgios de amplificao so ligados em cascata necessrio conhecer as impedncias de entrada e sada do estgio amplificador, desta forma pode-se voltar a figura 50 e observar que a impedncia vista na base ser: Zent = vent ib
(49)

Mas na equao (37) pode-se encontrar: Vent = ier Substituindo (42) em (41) tem-se: Zent = ier ib
(51) (50)

Ma ie aproximadamente igual a ic, logo: Zent =

ibr
ib

= r

(52)

Finalmente o circuito equivalente ficar:

42/83

Figura 51 Impedncia de entrada.

Observe que o valor da resistncia dinmica r aparece multiplicado por na entrada da base, mas a impedncia vista pelo gerador ser a associao em paralelo de Zent, R1 e R2. Assim possvel usar uma configurao alternativa que representa o efeito da impedncia refletida na base, conforme mostra a figura 52.

Figura 52 Impedncias de entrada e sada.

A impedncia de sada a impedncia vista pelos terminais de sada. Assim analisando o circuito da figura 52, tem-se uma fonte de corrente com impedncia infinita em paralelo com a carga RC. O que nos leva a concluso que a impedncia de sada ser RC. Esta configurao apresenta alto ganho, porm, o valor de re varia com a temperatura. Assim para aplicaes onde necessrio valores de ganho estvel, no recomendado o uso de capacitor de desacoplamento no emissor. Assim, o circuito equivalente mudar, conforme mostrado na figura 53.

43/83

Figura 53 Circuito equivalente com resistor de emissor.

Com o resistor RE em srie com o transistor, o modelo Ebers Moll ser modificado para:

Figura 54 Modelo Ebers Moll equivalente com resistor de emissor.

Observe que o resistor RE entrar em srie com re e neste caso a corrente ie ser: ie = vent RE + r ' e
(53)

Desta forma se o valor de RE for maior que re o ganho ficar praticamente dependente de RE. O que se paga para uma maior estabilidade de ganho a sua reduo. O ganho nesta configurao ser: Av = RC Re+ r ' e
(54)

Analisando a figura 54 a impedncia de sada ser a resistncia total do emissor multiplicada por , sendo mostrado em (47).
Zent = R1 // R 2 // ( RE + r ' e)
(55)

A impedncia de sada no se altera em relao ao caso do emissor desacoplado.

44/83

Zout = RC

(56)

4.12 Configurao coletor comum

A configurao coletor comum mostrada na figura 55. Note que o resistor de coletor no existe e neste caso o equivalente CA estar com o coletor aterrado.

Figura 55 Modelo Ebers Moll equivalente com resistor de emissor.

Veja que o clculo da polarizao continua o mesmo usado na configurao emissor comum, assim, considerando IE aproximadamente igual IC, escreve-se: IC = VCC VCE RC
(57)

A polarizao na base seguir o mesmo critrio usado na configurao emissor comum. Analisando o circuito da figura 56, pode-se determinar o ganho de tenso.

45/83

Figura 56 Modelo Ebers Moll.

vs = ieRE E

(58)

vent = ib( RE + r ' e)

(59)

Logo:
Av =

vs ibRE RE = vent ie(Re + r ' e) ( RE + r ' e)

(60)

Como Re muito maior que re, o ganho da configurao coletor comum ser de aproximadamente 1. A impedncia de entrada do amplificador coletor comum, ser : Zent = ( RE + r ' e) // R1 // R 2
(61)

A impedncia de sada vista nos terminais de emissor e terra ser da impedncia refletida da base no emissor mais a resistncia dinmica de emissor em srie com o resistor RE ou seja: Zs = RE //(r ' e + R1 // R 2

(62)

Desta forma a impedncia de sada na configurao coletor comum ser bastante baixa.

4.13 Configurao base comum

Seja o circuito mostrado na figura 57. Este amplificador na configurao base comum apresenta a entrada no emissor e a sada no coletor. Note que o equivalente CC do circuito exatamente igual ao circuito CC da configurao emissor comum.

46/83

Figura 57 Configurao base comum

Figura 58 Equivalente CC

Desta forma o calculo da polarizao ser igual configurao emissor comum. No equivalente CA, a base aterrada via capacitor de passagem C1. Para o circuito equivalente CA mostrado na figura 59 temse:

47/83

Figura 59 Equivalente CA

Observe que a impedncia de entrada para a configurao base comum ser de aproximadamente re, ou seja (63) Zent r ' e Logo esta impedncia ser extremamente baixa, o que confere a esta configurao uma caracterstica especial. Em aplicao que exijam baixa impedncia de entrada esta ser a escolha ideal. Analisando a figura 59, tem-s e que a tenso de entrada ser: vent = ier ' e E que a tenso de sada ser:
(64)

vs = icRc

(65)

Logo o ganho da configurao base comum ser: vs icRc Rc Av = = vent ier ' e r E a impedncia de sada ser de aproximadamente Rc.

(66)

Amplificadores operacionais

Este componente recebe o nome de amplificador operacional, pois foi projetado originalmente para trabalhar em computadores analgicos e tinha a funo de fazer operaes matemticas, tais como, soma, multiplicao, integrao e diferenciao. Porm o seu uso foi muito alem, pois apresentou caractersticas que podem ser aplicada a outros campos da eletrnica e principalmente em automao.

5.1

Amplificador operacional ideal

O amplificador operacional um amplificador de tenso controlado que apresenta as seguintes caractersticas:

Tabela 3 Caractersticas do amplificador operacional ideal

Caractersticas Impednacia de entrada Impedncia de sada

Valor apresentado infinita Zero

48/83 Ganho de tenso Resposta de freqncia Tenso de offset Correntes de polarizao infinito infinita Nula Nula

O modelo matemtico para o amplificador operacional mostrado na figura 60. Note que o ganho de tenso AV0 aplicado sobre a diferena da tenso nas entradas V2 e V1 e se estes tenses forem exatamente iguais a tenso de sada dever ser nula. Neste ponto aparece o conceito de tenso de offset, esta tenso apresentada com uma diferena entre as tenses de entrada, pois em aplicaes prticas necessrio colocar uma pequena diferena entre as tenses nas entradas V2 e V1 para que a tenso de sada seja nula.

Figura 60 Modelo para o amplificador operacional

Como a tenso de sada ser proveniente de uma diferena de tenso a entrada conhecida como entrada diferencial e apresenta a entrada inversora e entrada no inversora. Os amplificadores operacionais geralmente so alimentados por tenses simtricas, mas existem componentes que podem ser alimentados por tenses assimtricas. Como a impedncia de entrada infinita, resulta em uma corrente de entrada nula, esta corrente conhecida com corrente de polarizao. A resposta em freqncia infinita indica todo sinal de entrada ser amplificado independente da freqncia. O atraso entre a entrada e sada conhecida como slew rate e para o caso ideal este valor nulo. O ganho de tenso infinito considerado em malha aberta, ou seja, no existe realimentao aplicada ao amplificador operacional.

5.2

Montagens clssicas com o amplificador operacional

Amplificador inversor mostrado na figura 61. Neste ponto aparece o conceito de terra virtual.

49/83

Figura 61 Amplificador inversor

Considerando o modelo do amplificador operacional ideal, a resistncia de entrada infinita, o que resulta em correntes de polarizao Ip+ e Ip- nulas. Usando o circuito equivalente do amplificador operacional mostrado na figura 62, tem-se:

Figura 62 Circuito equivalente do Amplificador inversor

Como o ganho de tenso AV infinito, e a tenso de sada EO=AV( e2-e1) (110), a tenso diferencial ser e1, pois e2 est aterrada, logo: e1 = Eo =0
(67)

Ou seja, a tenso diferencial ser nula, ora se a tenso diferencial for nula o resistor R1 estar no mesmo potencial do terra. Mas a corrente que circula do resistor R1 para terra ser nula. Observe que, se a tenso nula e a corrente nula este ponto esta em curto com o terra, mas no existir corrente, assim esta situao conhecida como curto virtual. Usando este conceito o resistor R1 esta com o lado do curto virtual aterrado, mas a corrente que circula no curto nula, assim, a corrente devido a fonte de tenso ein ser:

50/83 Iin = ein R1

(68)

Porm, se a corrente no passa pelo curto virtual, s poder fluir pelo resistor Rf. Mas como a resistncia de sada do amplificador operacional nula o lado da sada eo estar aterrado, assim aplicando o circuito equivalente, tem-se: eo = IinRf (69) Substituindo (68) em (69), tem-se: eo =

einRf R1

(70)

Logo o ganho de tenso ser: Gv =

eo Rf = ein R1

(71)

O sinal negativo aparece, pois, a corrente entra no resistor Rf e no sentido convencional a corrente entra no potencial mais positivo.

Figura 63 Circuito equivalente do Amplificador inversor com o curto virtual e resistncia de sada nula

A impedncia de entrada para o amplificador inversor ser o valor do resistor R1 e a impedncia de sada considerada nula. Outra montagem clssica para o amplificador operacional o amplificador no inversor, conforme mostra a figura 64.

51/83

Figura 64 Amplificador no inversor

Nesta configurao a entrada de sinal ocorrer no terminal no inversor (entrada positiva +) e o resistor R1. Como as correntes de polarizao Ip+ e Ip- so nulas a impedncia vista pelo gerador de sinais ein ser infinita. O conceito de curto virtual continua, ou seja, a tenso ein ser aplicada via curto virtual no resistor R1 . Neste caso a corrente no resistor R1 ser: In = ein R1
(72)

A tenso de sada ser:

eo = In( Rf + R1)

(73)

Logo o ganho ser: AV =

eo ( Rf + R1) = ein R1

(74)

Analisando a equao (74), observa-se que o ganho na configurao no inversor pode ser escrita da forma: Rf (75) AV = 1 + R1 Neste caso se Rf for feito igual a zero, tem-se a configurao Buffer ou isolador. Na figura 65 mostrado o amplificador buffer.

52/83

Figura 65 Amplificador bufferr

Observe que a impedncia de entrada ser alta e a impedncia de sada baixa. O ganho de tenso ser unitrio, assim este circuito usado como adaptador de impedncia. Existe ainda a configurao amplificador somador inversor, onde vrias entradas podem ser ligadas juntas sem que exista interferncia entre elas. Isto ocorre, pois o curto virtual consegue isolar os efeitos de uma entrada na outra, conforme mostra a figura 66.

Figura 66 Amplificador somador inversor

Como as entradas esto isoladas pelo curto virtual pode-se aplicar o teorema da superposio, assim este amplificador ter trs entradas e a tenso de sada ser a soma individual de cada ganho pela tenso de entrada correspondente, ou seja: Rf Rf Rf (76) eot = ein1 + ein2 + ein3 R1 R2 R3 Na configurao amplificador subtrator so usadas as duas entrada, ou seja, a soma do amplificador inversor e no inversor, conforme mostra a figura 67.

53/83

Figura 67 Amplificador subtrator

Assim a equao do ganho ser :

eot = eo1 + eo2 = ein1 Rf + R1 Rf + ein2 R1 R1
(77)

Como os ganhos das configuraes no so iguais, possvel usar um divisor de tenso na entrada no inversora de forma a ajustar o ganho das configuraes. A figura 68 mostra o amplificador subtrator balanceado.

Figura 68 Amplificador subtrator

5.3 Compradores de nvel Se o ganho de malha aberta bastante alto, pode-se usar o amplificador operacional como comprador de tenso, ou seja, verificar o nvel de tenso em um determinado ponto e indicar se este ponto est maior ou menor que um ponto de referncia. Como o ganho muito alto qualquer pequena variao poder gerar grandes excurses no sinal de sada, assim usando esta caracterstica, mostrado na figura 69 o comprador de nvel em malha aberta. Note que se a tenso na entrada inversora for maior que a tenso na entrada no inversora a tenso na sada do amplificador operacional ser negativa, conforme mostra a figura 70.

54/83

Figura 69 Comprador de nvel

Este comportamento ocorre pois na equao (78) a polaridade da diferena ir definir a polaridade da tenso de sada. eo = AV (ein1 ein 2) (78) Como o ganho de malha aberta bastante alto a tenso de sada ter um limite pratico da fonte de alimentao, assim a sada ser +VCC ou VCC, conforme mostra afigura 69..

Figura 70 Comprador de nvel

Observe que uma tenso CC de 5 V foi aplicado a entrada no inversora e um pulso de 0 a 6 V foi aplicado na entrada inversora. Assim enquanto a diferena entre ein 1 ein 2 for negativa a tenso de sada assume a tenso da fonte de 12V. Quando a diferena for positiva a tenso e sada assume o valor de +12 V. Note ainda que existe uma pequena diferena entre o valor da tenso de +12V, esta diferena ocorre pela saturao do amplificador operacional, assim admite-se uma queda de aproximadamente 2 V em relao a tenso de alimentao. Um grande inconveniente desta configurao acontece quando existir um rudo no entorno da tenso na entrada ein 1, ou seja se a polaridade da equao (78) ficar alterando em funo de um rudo, a tenso de sada ir acompanhar esta variao.Assim, para garantir que a comutao

55/83 da tenso de sada na fique independente do rudo, pode-se implementar uma pequena histerese na tenso de comparao da equao (78). Desta forma, existiram dois pontos de gatilho, sendo um ponto de comutao acima de uma determinada tenso e outro ponto de comutao abaixo desta mesma tenso. A diferena entre as comutaes dever ser superior ao rudo existente. Na figura 71 mostrado um comprador usando esta tcnica.

Figura 71 Comprador de nvel com Histerese

Analisando o circuito da figura 70, a tenso de comparao ficar: eo = AV ( R3 V V 1) R3 + R 2

(79)

Onde a tenso V a tenso de sada do amplificador operacional e a tenso de comparao V1 ser somada ou subtrada da tenso realimentada, assim quando ocorrer uma mudana na polaridade da tenso de sada do comprador a tenso de comparao sofrer um modificao. Para melhor elucidar este funcionamento observe a figura 72.

Figura 72 Exemplo de Comprador de nvel com Histerese

A tenso triangular aplicada a entrada inversora e um divisor de tenso aplicado entrada no inversora varivel realimentada da sada do amplificador operacional. Note que quando a tenso de sada

56/83 do amplificador operacional for positiva a tenso de aproximadamente 1,2 V aparece na entrada no inversora via divisor de tenso conforme mostra a equao (79). Assim enquanto a tenso triangular for menor que a tenso de 1,2 V da entrada no inversora a tenso de sada do amplificador operacional permanece positiva, conforme mostra a figura 71. Quando a tenso na entrada for maior que a tenso de 1,2 v da entrada no inversora a tenso de sada do amplificador ir comutar para V e a tenso de realimentao mudar para -1,2 V via divisor de tenso. Note que uma vez comutado a tenso de sada muda-se a tenso na entrada no inversora. Esta mudana altera a tenso de comparao. Assim uma nova comutao s ir ocorrer se a tenso triangular na entrada inversora ficar menor que a tenso na entrada no inversora. Quando esta nova comutao ocorrer, a tenso na sada do amplificador operacional ser positiva e a tenso de realimentao voltar a ser de 1,2 V para a entrada no inversora.

Transistor de efeito de Campo (MOSFET)

J foi apresentado no captulo 4 os transistores bipolares de juno ou BJT. Conforme apresentado estes dispositivos podem controlar uma corrente atravs da variao de uma tenso de controle. Porem existe ainda outros dispositivos de trs terminais que desempenham a mesma funo. Os Transistores de efeito de campo metal-xido-semicondutor (MOSFET) apresentam o funcionamento bastante similar ao BJT.

6.1 Estrutura do Transistor O transistor MOSFET do tipo enriquecimento mostrado na figura 73.

Figura 73 Estrutura do transistor NMOS tipo enriquecimento

Observe na figura 73 que o substrato do tipo P (chamado de corpo do componente) e sobre este so difundidos dois poos do tipo N. Na regio entre os poos aplicada uma fina camada de oxido isolante de espessura tox de 2 a 50 mm tipicamente. Sobre estas regies so depositados um camada de metal, conforme mostra a figura 73. Nesta camada de metal so colocados os terminais do dispositivo, sendo o terminal de dreno, fonte gate e corpo. Observe que entre os terminais de dreno e fonte existe uma

57/83 distncia L, conhecida como comprimento do canal e a largura W, estes parmetros tem grande influncia no funcionamento do dispositivo. A denominao MOS foi escolhida em funo da estrutura do dispositivo, entretanto outras denominaes podem ser encontradas como, por exemplo, transistor de efeito de campo de porta isolada (IGFET). Na estrutura da figura 73, tem-se duas junes PN, sendo uma entre o dreno e canal e outra entre a fonte e o canal. O gate isolado pelo xido de silcio e por esta razo a corrente de dreno extremamente baixa ( da ordem de 10-15 A).

6.2 Operao do transistor MOS Aplicando uma tenso no gate e aterrando os terminais de dreno, fonte e substrato (corpo), existira concentrao de cargas abaixo da regio de gate em todo o comprimento L, conforme mostra a figura 74. G Metal S VGS D

Oxido de silcio N

Canal Induzido Substrato tipo P

Figura 74 Formao do canal

A tenso positiva aplicada no gate ira induzir um campo eltrico na regio do substrato. Este campo eltrico no canal ir repelir as lacunas e do substrato e atrair os eltrons das regies de dreno e fonte. Quando estes eltrons acumulados na regio prxima a superfcie do substrato uma regio n formada entre os poos de dreno e fonte. Esta camada N ir conectar as regies de poos dreno e fonte conforme mostra a figura 74, desta forma um canal induzindo na regio do substrato. Assim, se for aplicado uma tenso entre dreno e fonte ir existir a circulao de corrente pelo canal induzido. Note que o substrato do tipo P se transformou em tipo N, ou seja, existiu uma inverso de canal. Para a formao do canal necessrio um valor mnimo da tenso entre gate e fonte (VDS), esta tenso capaz de formal um canla conhecida como tenso de limiar. (Threshold voltage) sendo representado por Vt. O valor de Vt. definido na fabricao e varia tipicamente entre 0,5 a 1 ,0 Volt. Note ainda que a placa de gate funciona como um capacitor, pois o xido de silcio o isolante e a regio de canal a outra placa. Aplicando uma tenso positiva no gate a tenso, a placa de metal ter acumulado cargas positivas e o canal acumular cargas negativas (formando o canal do tipo N no substrato).

58/83

6.3 Polarizando o transistor MOS Para o funcionamento do transistor necessrio que exista um grandeza a ser controlada, assim se for aplicado uma tenso entre o dreno e fonte e outra tenso entre gate e fonte, pode-se controlar a corrente circulante no canal. Inicialmente a corrente no canal depender da tenso VGS. Se a tenso VGS igual a tenso de limiar Vt existira a circulao de corrente, porm o canal induzido ter poucos eltrons resultado em uma baixa corrente. Se VDS aumentar acima de Vt a corrente de dreno ir aumentar, pois mais eltrons so atrados para o canal. Note que o sentido adotado de corrente o sentido convencional, pois a corrente no canal circula e dreno para fonte. Na figura 75 ilustra este comportamento. Note que a representao do aumento de portadores no canal representada pelo aumento da profundidade e conseqentemente pelo aumento da condutncia.
Metal S VGS D VDS

Oxido de silcio N

Canal Induzido Substrato tipo P

Figura 75 Polarizao do transistor MOS 1

Assim, quanto maior for a diferena entre VDS e Vt maior ser a condutncia do canal (menor a resistncia). Esta diferena conhecida como tenso efetiva ou sobre tenso de conduo. Assim quanto maior for a tenso efetiva maior ser a corrente de dreno. Porem, medida que VDS a tenso ao longo do canal sofrer um estrangulamento em funo da diferena VGS- VDS, conforme mostra a figura 75.

59/83
Metal S VGS D

VDS

Oxido de silcio N

Canal Induzido Substrato tipo P

Figura 76 Polarizao do transistor MOS 2

Esta reduo do canal ir aumentar a resistncia do canal. Se a tenso VDS continuar a aumentar existir um ponto onde a tenso no final do canal (prximo a regio de dreno) que o canal ser estrangulado, ou seja:
VGS VDS = Vt
(80)

Se VDS aumentado acima deste valor a corrente de dreno praticamente no sofrer variao, conforme mostra a figura 77. Este valor conhecido como VDS de saturao.

60/83

Figura 77 Curva do transistor MOS

Desta forma, podem-se definir duas regies de operao. Quando a tenso VDS for menor que VGS- Vt a corrente de dreno ser proporcional a tenso VGS e esta regio conhecida como regio triodo (ou regio hmica). Quando a tenso VDS for maior que VGS- Vt a corrente de dreno esta praticamente saturada, portanto esta regio conhecida como regio de saturao.

6.4 Equaes de controle de corrente A variao da tenso de gate (VGS) altera a conduo do canal e conseqentemente a corrente entre dreno e fonte. Porm existe uma relao entre a variao da tenso VGS e a corrente ID. Esta relao depender da regio de operao do transistor MOS. Um conceito importante no funcionamento do transistor MOS a existncia de um capacitor entre o gate e o substrato, pois existe um metal isolado pelo xido de silcio do substrato elementos estes bsicos para a formao de um capacitor de placas paralelas. Assim a capacitncia por unidade de rea do transistor MOS ser:

C OX =

OX
t OX

(81)

Onde: COX a capacitncia por unidade de rea -11 OX a permissividade do xido de silcio e vale 3,9 O =3,45X10 F/m tOX a espessura do xido de silcio e depende da tecnologia do processo de fabricao Na regio de saturao, a corrente ID dada por:

61/83 1 W ID = ( nCOX )( )(VGS Vt ) 2 2 L

(82)

Onde: n a mobilidade dos eltrons no canal depende da tecnologia do processo. Na regio triodo, a corrente ID dada por: ID = ( n COX )( W 1 )[(VGS Vt )VDS VDS 2 ] L 2
(83)

Nas equaes (82) e (83) o termo nCOX conhecido como parmetro de transcondutncia do processo pode ser relacionado como: K ' n = N COX
(84)

A relao entre a largura e comprimento do canal conhecida como relao de aspecto. Esta relao usada pelos projetistas de circuitos integrados para alterar a relao entre a corrente e tenso nos projetos de circuitos dedicados. Porm existe a limitao da tecnologia em relao s dimenses mnimas que esto ligadas a tecnologia da fabricao. Por exemplo, a tecnologia de 0,13m determina o comprimento mnimo do canal.

6.5 Transistores CMOS O transistor MOS de canal P opera de modo simular ao transistor MOS canal N, porem as tenses aplicadas com VGS, VDS e VT tem a polaridade negativa e a corrente de ID entra pela fonte e sai pelo dreno. Na figura 78 mostrado a tecnologia CMOS ( MOS complementar), onde v-se transistores de canal N e canal P.

Figura 78 Tecnologia CMOS

62/83 Observe que no transistor PMOS existe um poo N e so difundidos dois poos P sobre um substrato do tipo P.Veja ainda que existe uma separao de oxido de silcio espessa entre os dois transistores, funcionando como um isolante.

6.6 Curvas caractersticas do transistor NMOS tipo enriquecimento O smbolo do transistor NMOS mostrado na figura 79. Note que o terminal de substrato pode ser ligado internamente ao terminal de fonte o smbolo pode ser simplificado.
R

G Normal

D G F Simplificado
Figura 79 Smbolo do transistor NMOS

Para determinar a relao entre a corrente de dreno e a tenso de gate, pode-se usar o modelo da figura 80.

Figura 80 Circuito de teste

Desta forma se a tenso VGS variar pode-se medir a corrente de dreno e assim, levantar esta relao. Variando a tenso VGS de 2,9 a 4 V tem-se a resposta na figura 81. Observe que existem claramente trs regies de operao, para tenso abaixo de VT praticamente no existe corrente de dreno. Esta regio conhecida como regio de corte e a resistncia apresentada pelo transistor NMOS muito alta. Para valores de VGS maiores que Vt mas atendendo a condio da regio triodo. VDS VGS Vt
(85)

63/83 A resistncia apresentada pelo transistor NMOS se aproxima a um reta para pequenos valores de VDS, esta regio tambm conhecida como regio hmica. Para valores de VDS maiores que a diferena VGS Vt tem-se a regio de saturao e a corrente de dreno fica praticamente independente da tenso VDS, conforme mostra a figura 81. Assim o transistor MOS poder operar nas trs regies e depender da tenso de polarizao VGS. Assim na regio triodo a corrente ID ser: ID = ( n COX )( W 1 )[(VGS Vt )VDS VDS 2 ] L 2
(86)

Porem para pequenos valores de VDS a pode-se aproximar a equao (78) para: ID = ( K 'n )( W )[(VGS Vt )VDS ] L
(87)

Esta relao linear representa o funcionamento na regio triodo de uma resistncia rds controlada por VGS ou seja: VDS 1 rds = = (88) W ID K 'n (VGS Vt ) L

A equao (87) somente valida para VDS pequeno. Quando a tenso VDS for igual a VGS Vt o transistor est no limite entre as regies de triodo e saturao, assim se esta condio for substituda na equao (78) a corrente ID na saturao ser: ID = 1 W K 'n (VGS Vt ) 2 2 L
(89)

Figura 81 Curvas ID x VDS para VGS constante

Desta forma a corrente de dreno na saturao depende somente da tenso VGS e se comporta como um gerador de corrente controlado por VGS. Para melhor entendimento os limites e pontos importante de funcionamento do transistor MOS enriquecimento so mostrados na figura 82.

64/83

Tenso

G Vt D Triodo

Limiar Vt S

Figura 82 Nveis de tenso nos terminais do transistor MOS

At o momento a corrente de dreno no depende da tenso VDS. Porem, a partir do inicio da saturao onde: VDS = VGS Vt = VDS sat (90) Ocorrera o estrangulamento do canal, mas se a tenso VDS continuar a aumentar acima deste limite o canal ser estrangulado a partir de dreno em direo a fonte. Este aumento no estrangulamento do canal reduz o comprimento do canal e conseqentemente aumentar a corrente de dreno. Assim, este efeito indica que existe uma dependncia da corrente de dreno com a tenso VDS. Este fenmeno contabilizado na equao (83) e conhecido como modulao do comprimento do canal. ID = 1 W K 'n (VGS Vt ) 2 (1 + VDS ) 2 L
(91)

Onde o parmetro depende da tecnologia e representado por: VA = 1

(92)

Assim a tenso VA, representa a tenso de Early e indica a dependncia da corrente de dreno na tenso VDS. Desta forma pode-se montar um modelo para o transistor MOS na regio de saturao, conforme mostra a figura 83. G D

ID F

ro

Figura 83 Modelo para o transistor MOS na saturao

Onde ro = VA ID
(93)

65/83

6.7 Efeito de corpo O substrato (ou corpo) pode ser conectado ao terminal de fonte e neste caso, no tem efeito na polarizao reversa da juno PN entre o substrato e o canal induzido. Mas se for aplicado uma tenso entre o terminal de fonte e substrato, conhecido como VSB, o comportamento do canal afetado. Se for aplicado uma tenso negativa no substrato em relao ao terminal de fonte a regio de deflexo no entorno dos poos e canal ser aumentado reduzindo a profundidade do canal. Esta modificao no canal equivalente a modificao na tenso de limiar VT, conforme mostra a equao (94)
Vt = Vt0 + [ 2 f + VSB 2 f Onde : f um parmetro fsico
um parmetro de processo.
(94)

Desta forma uma variao na tenso VSB ir resultar em uma variao de VT e conseqentemente na variao de ID. Este fenmeno conhecido como efeito de corpo e pode ser usado como outra porta no transistor MOS.

6.8 Efeitos da temperatura O valor da tenso de limiar e o parmetro de transcondutncia do processo so sensveis a variao de temperatura. O mdulo de VT diminui cerca de 2mV para cada aumento na temperatura de 1C. Com a reduo do mdulo da tenso de limiar a corrente de dreno aumentar. Porem, o aumento de temperatura ocasiona a reduo de K,desta forma, o efeito final ser a reduo da corrente de dreno com o aumento da temperatura. 6.9 Transistor PMOS O comportamento do transistor PMOS muito semelhante ao transistor NMOS a diferena ficar por conta da polaridade das tenses de limiar, tenso de gate e tenso de fonte. As regies de operao tambm so idnticas. A figura 84 mostra o smbolo do transistor PMOS. D

G Normal

D G F Simplificado
Figura 84 Smbolo do transistor PMOS

6.10 Polarizao do transistor MOS Para que o transistor MOS funcione como amplificador necessrio que o sinal de sada seja proporcional ao sinal de entrada. Mas conforme mostrado a operao do transistor MOS na saturao

66/83 regida por uma lei quadrtica mostrada na equao (82). Assim para a correta operao como amplificador necessrio aplicar valores de tenses e correntes de polarizao e definir a excurso mxima permitida na entrada capaz de manter a linearidade na sada. Com um exemplo pode-se aplicar uma tenso de polarizao entre porta e fonte e outra tenso de polarizao no dreno conforme mostra a figura 85.

Figura 85 Estrutura bsica do amplificador MOS

V0 VDD O

Corte A

Saturao

Triodo

VDSQ

B C Vt VDD VI

Figura 86 Curva de transferncia do amplificador MOS

Observe que o ponto Q ser o ponto de polarizao do transistor MOS capaz de funcionar como amplificador para sinais pequenos. Veja ainda que se o transistor MOS receber na entrada VI um sinal maior que VDS + Vt o ponto B atingido e o transistor entra na regio triodo. Para sinais menores que Vt o transistor permanece no corte, representado pelo ponto A. Neste ponto importante que se tenha a clara noo de que quando o transistor est na regio de saturao existir uma fonte de corrente, mostrada no modelo da figura 83. Para melhor compreenso da curva de transferncia da figura 86, os segmentos de retas so divididos e mostrados na tabela 4. Observe que a tenso de entrada representada por Vi na verdade a tenso VGS. A tenso de sada Vo representa a tenso VDS.
Tabela 4 Regies de operao do transistor MOS

67/83 Regio de corte VGS Vt VDS = VDD Regio de saturao VDS + Vt VGS Vt
VDD VDS VGS Vt

Tenso de entrada Vi Tenso de sada Vo

Regio triodo VGS > Vt + VDS VDS < VGS Vt

6.11 Polarizao com tenso de gate fixa e resistor de fonte Seja o circuito da figura 87. Observe que o divisor RG1 e RG2 formam um divisor de tenso e prov a tenso de polarizao VGS. Note que a tenso de gate ser:
VG = VGS + I D Rs
(95)

Desta forma se VG for muito maior que VGS, a corrente de dreno ser determinada em grande parte pelos valores de VG e RS, sofrendo menor influncia de VGS. Observe ainda que RS comporta-se como uma realimentao negativa, ou seja, se a corrente de dreno aumentar por efeito da temperatura a queda de tenso no resistor RS ir aumentar, mas a tenso de gate no se alterou, o que provoca a reduo da tenso VGS. A reduo da tenso VGS provoca uma reduo na corrente de dreno, assim a resposta do circuito a um aumento na corrente de dreno foi uma reduo na tenso de polarizao VGS. Um grande problema do uso de transistores MOS, est no fato de que existe uma grande disperso de parmetros na fabricao, desta forma se a tenso de limiar mudar o ponto de polarizao tambm muda. Assim este tipo de polarizao apresenta uma boa tolerncia a variao dos parmetros do componente.

Figura 87 Polarizao de tenso VG fixa e resistncia de fonte

Para o projeto do circuito de polarizao, observe que a corrente de gate nula. Logo a tenso de gate ser a tenso desenvolvida no resistor RG2. Este fato permite ao projetista escolher da melhor forma o valor da impedncia de entrada do amplificador. Calcular os componentes de polarizao da figura 87, com os seguintes dados: 1. ID=0,5mA 2. KnW/L=1mA/V2 3. Vt= 1V 4. =0 5. VDD=15V

68/83

No existe uma regra para determinar a tenso sobre os resistores RD, RS e VDS, mas um caso tpico dividir a tenso de alimentao igualmente. Assim a tenso VD ser 60% da tenso VDD. Logo: (96) VDD = IDRD + VDS + IDRS RD = Mas Logo, RD = VDD VDS IDRS ID

(97)

IDRS + VDS = VD = 10V VDD VD 15 10 = = 10k ID 0,5

(98)

(99)

Para o uso como amplificador escolhido a regio de saturao. Um bom artifcio considerar a tenso Vov = (VGS Vt ) e assim evitar o clculo do quadrado da diferena no clculo da corrente de dreno, esta tenso chamada de sobre conduo e indica quanto a tenso entre gate e fonte supera a formao do canal. Logo:

Vov =
Mas Assim VG ser:

2 ID = 1V K ' nW / L

(100)

VGS = Vov + Vt = 2V VG = VS + VGS = 7V

(101)

(102)

Uma vez conhecido o valor da tenso VG, basta agora definir os resistores RG1 E RG2. Assim se a corrente na malha RG1 e RG2 for definida como 1uA, logo : RG 2 = 7 = 7 M 1A 8 = 8M 1A
(103)

RG1 = O circuito final mostrado na figura 88.

(104)

69/83

Figura 88 Polarizao de tenso VG fixa e resistncia de fonte

6.12 Polarizao com resistor de realimentao entre dreno e porta

Seja o circuito mostrado na figura 89. Observe que a corrente no resistor RG nula, uma vez que a corrente de gate zero, desta forma, a tenso VGS passa a ser igual a VDS e pode ser indicado como: VGS = VDS = VDD IDRD Equacionando o circuito da figura 88 a equao de polarizao ser: VDD = VGS + IDRD
(106) (105)

70/83

Figura 89 Polarizao com resistor de realimentao entre dreno e porta

Note que a realimentao negativa do resistor RG, tem o seu funcionamento similar ao resistor de fonte para a polarizao de VG Fixo. Veja que se a corrente de dreno aumentar, a queda de tenso no resistor RD aumentar e conseqentemente reduz a tenso VGS. Com a reduo da tenso VGS a corrente de dreno diminui.

6.13 Amplificao linear com pequenos sinais Uma vez polarizado o transistor MOS dever prover na sada um sinal proporcional ao sinal de entrada. Para esta avaliao pode-se supor que o sinal aplicado ao transistor tenha duas componentes, uma componente de polarizao CC e outra componente de variao alternada. Partindo deste pressuposto, pode-se usar o esquema mostrado na figura 90.

Figura 90 Sinal composto aplicado ao transistor

Note ainda que para o nvel cc foi usado a notao maisculo e para o sinal alternado foi usado a notao minsculo. Desta forma o sinal aplicado no gate ser, considerando a modulao de comprimento de canal nula:

71/83 VG = VGS + vgs Assim a corrente de dreno para a regio de saturao ser: ID = Resolvendo a equao (109),tem-se: ID = 1 W W 1 W K ' n (VGS Vt ) 2 + K ' n (VGS Vt )vgs + K ' n vgs 2 2 L L 2 L
(110) (107)

1 W K ' n (VGS + vgs Vt ) 2 2 L

(109)

Analisando a equao (110), tem-se que o primeiro termo a componente cc da corrente de dreno, o segundo termo representa a componente alternada proporcional ao sinal de entrada vgs. O terceiro termo indica uma distoro proporcional ao quadrado do sinal de entrada. Desta forma para o uso do transistor MOS como amplificador linear necessrio que esta distoro seja mantida pequena, ou seja: K'n Resultado em: W 1 W (VGS Vt )vgs. >> K ' n vgs 2 L 2 L 2Vov = 2(VGS Vt ) >> vgs
(112) (111)

Assim a componente alternada do sinal de entrada deve ser muito menor que a sobre tenso de conduo Vov para evitar a distoro quadrtica do transistor MOS. No projeto de amplificadores discretos o fabricante no fornece as dados referentes as dimenses do canal e o parmetro de transcondutncia do processo, mas fornece a transcondutncia do componente, assim pode-se fazer uso da seguinte relao: gm = K ' n W (VGS Vt ) L
(113)

Baseado nesta relao o modelo equivalente para pequenos sinais ser: G

vgs

gmvgs

ro

F
Figura 91 Modelo do transistor MOS para pequenos sinais

6.14 Amplificador Fonte comum Seja o circuito da figura 92. Considerando que na faixa de freqncia de operao do amplificador a impedncia dos capacitores C1, C2 e CS desprezveis e a fonte de tenso com impedncia interna nula o circuito equivalente apresentado na figura 92. Note que os resistores de gate aparecem no equivalente AC em paralelo com a fonte de entrada e o resistor RD entra em paralelo com a carga RL. Note que a

72/83 fonte de tenso de entrada apresenta uma impedncia de entrada Ri, ou seja, existira uma diviso de tenso na entrada do amplificador dado por: RG (114) vgs = ein Ri + RG

VDD RG1 RD C2 C1 Vo

RL

Ein

AC

RG2

RS

CS

Figura 92 Amplificador Fonte comum

Ri G

D Vo vgs gmvds ro F RD RL

AC

RG

Figura 93 Equivalente AC

Na prtica o valor de RG muito maior que Ri, assim a tenso de entrada pode ser aproximada para: vgs = ein (114) A impedncia de entrada do amplificador fonte comum o prprio valor de RG, visto que a corrente de gate IG nula. A tenso ser: eo = gmvgs (ro // RD // RL) Substituindo a equao (114) em (115) tem-se:
(115)

73/83 Gv = eo = gm(ro // RD // RL) ein

(116)

A impedncia de sada vista pela carga RL ser: Rout = RD // ro

(117)

6.15 Amplificador fonte comum com resistor de fonte O resistor de fonte conforme j apresentado resulta em uma realimentao e tem influncia na reduo de ganho do amplificador. A figura 94 mostra o amplificador fonte comum com resistor de fonte. VDD
RG1 RD C2 C1 Vo

RL

Ein

AC

RG2

RS

Figura 94 Amplificador fonte comum com resistor de fonte

O modelo equivalente para o amplificador fonte comum com resistor de fonte mostrado na figura 95.

74/83

D RD Ri G 1/gm
AC

RL

RG

F RS

Figura 95 Equivalente AC

Para maior simplificao de circuito o modelo T usado onde a corrente de gate continua nula e entre gate e fonte colocado uma resistncia de valor 1/gm. O efeito da modulao de canal no considerado nesta avaliao. A impedncia de entrada vista pelos terminais de gate e fonte continua com o valor RG. Porm a tenso de entrada ein dividida pelos resistores Ri e RG. RG ei = ein (118) RG + Ri Onde ei a tenso na entrada do gate. Note agora que ei no a tenso vgs, pois existira um diviso dada por: 1 ei gm vgs = ei = (119) 1 1 + gmRS RS + gm Observe que a introduo de RS reduz o sinal a ser amplificado. A corrente da fonte de corrente id no equivalente ac ser: ei eigm id = = 1 1 + gmRS (120) RS + gm

Logo a tenso de sada vo ser: Substituindo (111) em (112) tem-se:

vo = id ( RL // RD) vo = eigm ( RL // RD) 1 + gmRS

(121)

(122)

Assim o ganho do amplificador ser: vo gm = ( RL // RD) ei 1 + gmRS

(123)

Finalmente a relao entre o sinal de entrada ein e o sinal de sada eo ser o ganho de tenso total ser:

75/83 vo gm RG = ( RL // RD) ein 1 + gmRS RG + Ri

(124)

Note que o uso do resistor de fonte tambm reduziu o ganho de tenso do amplificador fonte comum, no fator de (1+gm RS). A impedncia de sada ser o RD, pois foi desprezado o efeito da modulao de corpo.

6.16 Amplificador porta comum Neste caso a fonte de tenso AC aplicada entre fonte e gate e a sada entre o dreno e gate, conforme mostra a figura 96. Observe que com o gate ligado ao terra a tenso vgs ficou negativa (vsg). A impedncia vista na entrada do amplificador ser:
Rin = RS // Mas a tenso na entrada do amplificador ser: ei = Ento, Rin ein Rin + Ri
(126)

1 RS = gm 1 + gmRS

(125)

eo = id ( RD // RL) id = vgsgm

(127)

(128)

Substituindo (127) em (128) tem-se:

eo = vgsgm( RD // RL)

(129)

76/83
VDD RD C2 Vo

RL C1

Ein RS VSS
AC

Figura 96 Amplificador gate comum

Ri

F D 1/gm RS RD G RL Vo

AC

Figura 97 Equivalente AC

Logo o ganho de tenso ser. eo = gm( RD // RL) vgs O ganho total ser: Gv = Rin gm( RD // RL) Rin + Ri
(131) (130)

Se a impedncia interna da fonte AC for relativamente pequena pode-se supor que :

77/83 Rin Rs 1 + gmRS

(132)

A impedncia de sada do amplificador gate comum ser de RD.

6.17 Amplificador dreno comum No amplificador dreno comum a entrada feita no gate e a sada na fonte, conforme mostra a figura 98. VDD
RG1

C1

C2 Ein

RL
AC

RG2

RS

Figura 98 Amplificador dreno comum

Ri

AC

RG

1/gm F

RS ro D

RL

Figura 99 Equivalente AC

78/83 Na figura 99 mostrado o circuito equivalente AC. Veja que a impedncia de entrada da pelo resistor RG. A impedncia de sada ser: 1 Zout = RS // ro // (133) gm Considerando que RG muito maior que Ri a tenso na entrada do amplificador dreno comum ser aproximadamente ein. Ora, analisando a figura 99, tem-se que a tenso de sada eo a tenso sobre a carga RL dada por: RL // RS // ro eo = ein 1 (134) RL // RS // ro + gm Logo o ganho de tenso total ser:
GV = eo RL // RS // ro = ein RL // RS // ro + 1 gm
(135)

Observe que o ganho ser menor que um. Ora qual a vantagem de se usar um ganho de tenso menor que um? Para entender o porqu do uso desta configurao, deve-se observar a impedncia de entrada e a impedncia de sada. Na impedncia de entrada definida pelo o valor de RG e normalmente pode-se usar valores bastante elevados. A impedncia de sada definida pelos valores de RS e 1/Gm que normalmente so menores. Desta forma, este circuito usado como adaptador de impedncias, pois podese ajustar uma alta impedncia de entrada e uma baixa impedncia de sada com o ganho aproximadamente unitrio.

6.18 Comparao Para finalizar o estudo dos transistores de efeito de campo do tipo MOS a tabela 5 mostra uma comparao das principais caractersticas das configuraes apresentadas.
Tabela 5 Comparao entre as configuraes

Configurao Fonte comum Fonte comum com resistor de fonte Gate comum Dreno comum

Zin
RG
RG

Zout
RD // ro

Ganho
gm( RD // RL // ro)

RD
RD RS // ro // 1 gm

1 gm RG

gm( RD // RL) 1 + gmRS gm( RD // RL) RL // RS // ro RL // RS // ro + 1 gm

Tipos de acoplamentos

Nas discusses de BJT ou MOS feitas at aqui, no foi mencionado como os amplificadores so ligados. Existem vrias forma de acoplar a sada de um estgio amplificador a entrada de outro estgio. Pode-se usar capacitores, transformadores, acoplamento direto ou outras mtodos. Desta forma uma viso geral de como se liga os amplificadores dada neste tpico

79/83

7.1 Acoplamento a capacitor Neste mtodo usa-se um capacitor de valor tal que a sua impedncia em relao as impedncias envolvidas desprezvel. Assim o acoplamento a capacitor bloqueia o nvel contnuo (Sinal cc) e apresenta baixa impedncia para o sinal alternado (considerado um curto). Por exemplo, a figura 100 onde os estgios so conectados via capacitor de acoplamento.

Figura 100 Acoplamento a capacitor

7.2 Acoplamento a transformador. No acoplamento a transformador existe uma ligao magntica entre os circuitos e uma alta isolao contnua, entretanto o alto custo deste componente e as suas grande dimenses reduzam muito a sua aplicao em baixa freqncia.

Figura 101 Acoplamento a transformador

O uso de transformadores ainda muito freqente em aplicaes de RF onde o custo relativamente baixo e podem ser usados como adaptadores de impedncia.

80/83

Amplificadores de potncia

O projeto de amplificadores de potncia no usa modelos lineares, pois a grande excurso do sinal de sada no permite o modelamento matemtico. Desta forma o projeto aqui apresentado calcula a polarizao dos componentes em funo da potncia de projeto, escolhendo as condies para a menor distoro possvel.

8.1 Espelhos de corrente A tcnica de espelhos de corrente amplamente usada em projetos de circuitos. Esta tcnica estabelece a corrente de coletor, estabelecendo um valor de tenso de base para os transistores BJT. Seja a figura 102.

Figura 102 Espelho de corrente BJT

A corrente no diodo D1 aproximadamente: Id = V 0,7 = 11,3mA R

(136)

Esta aproximao vlida, pois a corrente de base desprezvel, assim se as caractersticas do material do transistor forem semelhantes ao material do diodo, a variao em funo da temperatura compensada. Se a tenso VBE for igual a tenso VD a corrente Id ser igual a corrente de emissor de Q1. Por esta razo este circuito recebe o nome de espelho de corrente, pois a corrente de coletor ser aproximadamente igual a corrente no diodo. Porem se as caractersticas do diodo no forem bastante aproximadas caracterstica do transistor existir uma diferena entre a corrente no diodo e a corrente de coletor do transistor. A figura 103 mostra a simulao da configurao apresentada na figura 102 variando a tenso de fonte de 1 a 12 Volts. Observe que a corrente no resistor e diodo aumenta linearmente e quanto que a corrente de coletor apresenta uma variao exponencial. Assim a curva VBE do transistor no exatamente igual a curva VD do diodo e esta diferena provoca a variao entre as correntes no diodo e transistor.

81/83

Figura 103 variao de caractersticas noEspelho de corrente BJT

Esta tcnica pode ser aplicada ao transistor MOS se o diodo for substitudo por um transistor conforme mostra a figura 103. Observe que a corrente no transistor M2 ser:
ID = V VGS R
(137)

Quando o dreno colocado em curto com o gate o transistor forado a trabalhar na regio de saturao. Desta forma a tenso VGS do transistor M2 aplicado ao transistor M1 e se as dimenses W e L forem iguais e as caractersticas do material construtivos iguais a corrente de dreno de M1 ser igual a corrente de dreno de M2. Esta afirmao somente vlida se o transistor M1 estiver na regio de saturao. Esta tcnica muito empregada na fabricao de circuitos integrados e pode gerar uma corrente de referncia que replicada para fornecer correntes de polarizao para diversos estgios amplificadores.

Figura 104 Espelho de corrente MOS

8.2 Amplificadores de potncia classe AB Conforme j mencionado para a amplificao de grandes sinais no se usa modelos aproximados. Desta forma os amplificadores de grande sinal so feitos projetados para a melhor eficincia de energia. Nesta

82/83 linha a configurao Push-Pull ou par complementar a preferida na escolha de amplificadores de potncia. A figura 105 mostra o princpio de funcionamento da sada complementar.

Figura 105 Configurao par complementar

Esta configurao recebe este nome em funo do uso de transistores com caractersticas de tenses e correntes mximas iguais em mdulos, mas de polaridade diferentes. Assim nesta configurao os resistores de polarizao colocam os transistores Q1 e Q2 na eminncia de conduzir. Qualquer sinal aplicado ir faz-los conduzir, sendo que para o semi ciclo positivo o transistor Q1 conduz e para o semi ciclo negativo a transistor Q2 ir conduzir. Como a carga esta colocada entre os emissores e terra esta configurao do tipo coletor comum (ou seguidor de emissor). A configurao mostrada na figura 105 apresenta um grave inconveniente. O ajuste correto da eminncia de conduo no fcil, pois qualquer variao na tenso VBE de Q1 ou Q2 ir mudar o ponto de polarizao e introduzir distores, alem disto como a potncia alta existira o aquecimento dos transistores e o aumento da temperatura causa a reduo do VBE. Desta forma a aplicao da tcnica de espelho de corrente mais indicada neste caso. Observando a figura 104, a mxima tenso positiva ocorre na saturao de Q1 e corte de Q2. A mxima tenso negativa ocorre com a saturao de Q2 e o corte de Q1, logo pode-se equacionar: PL = Onde: Rl a resistncia de carga Vp a tenso de pico na carga Vsat a tenso de saturao Conhecendo a mxima tenso na carga e considerando o ganho da configurao coletor comum unitria o ganho dos estgios anteriores devem ser capaz de receber o nvel a amplificado e prover o ganho de tenso necessrio at atingir o valor de Vp. Normalmente so usados vrios estgios de amplificao e o ultimo estgio antes da etapa de potncia recebe o nome de exitador ou driver. A figura 106 mostra a configurao de um amplificador com par complementar e um estgio exitador. Vef 2 1 = ( 2Vp Vsat ) 2 RL RL

(138)

83/83

Figura 106 Amplificador com par complementar

Bibliografia

1 -Elertrnica Volume 2, Malvino Abert Paul 2 -Microeletrnica, Adel S. Sedra, Kenneth C. Smith 3- Amplificadores operacionais, Arthur F. de Gruiter 4 -Amplificador operacional, Roberto Antonio Lando 5 -Circuitos eletricos, Robert A. Bartkowiak 6 -Eletrnica Volume 1, Malvino Albert Paul