3 Arquitectura Interna

ARQUITECTURAINTERNA DEMICROPROCESADORES.
EstructurainternaantesdeladvenimientodelMicroprocesador.
MEMORIA
UNIDADDE CONTROL
UNIDAD CENTRAL DE PROCESO
UNIDADDE ENTRADA SALIDA
CONSOLA DEL OPERADOR
ConfiguracinDiseadaAlrededordelosBuses.
RAM MPU Unidadde Micro Procesamiento ROM
I/O Paralelo Busesde Direccin Control Datos
UnaPalabra Simultneamente
I/OSerie
Transmite Recibe
MicroComputador.
I/OSerie
Transmite Recibe
MICROCONTROLADOR.
MPU AcumuladorA ALU AcumuladorB RegistrodeCdigo deCondicin Registrondice StackPointer ContadordelPrograma RegistrodeDireccin Decodificador de Instruccin
Businternode Datos PulsosdeRelojatodos losregistros
Unidadde Controly Secuencia
Bus de Control
RegistrodeDatos
BusdeDireccin
BusdeDatos
DESCRIPCIONDECADABLOQUEINTERNO. ALU AritmeticLogicUnit BuscarSN74181unidadaritmticaylgicade4bits. LaunidadAritmticayLgicaesunBloqueMultifuncionalCombinacional, queefectaoperacionesaritmticastalescomolaSuma,Restamediante elmtododel2complemento,algunosmicroprocesadorespueden multiplicarydividir,puedeademsefectuarlaoperacindeCompararen Magnitud,efectuaroperacionesLgicasoBooleanasdeAND,OR,NOTy EXOR.
Bus de Control
RegistrodeDatos
BusdeDireccin
BusdeDatos
DEMUX
Sumador
MUX
A ENTRADAS B Comparador SALIDAS
CompuertasAND, OR,NOTyEXOR
SELECTOR DE OPERACIN
Paraquesirve: Sumar Comparar EfectuarOperacionesLgicasde AND,ORyNOT.
AsignacindeValor,CuantificacinoIntegracin
Criterio 1 2 3 4 5 6 Totales
SujetoA
SujetoB
Tomadedecisiones.
OrdenamientodelCaos.
Reactivo A B C D E F G Valor 40 20 20 10 10 10 10
Bus de Control
RegistrodeDatos
BusdeDireccin
BusdeDatos
ACUMULADORES.ACCA,ACCB. UnAcumuladoresunRegistrodeCorrimientodetipoUniversal,esdecir puedeefectuartodaslasfuncionesdecargarydescargardatos,entrada serie,entradaparalelo,salidaserie,salidaparalelo,ademspuedecorrero desplazarenambossentidos. Eltamaodeunacumuladorporlogeneral,esdelamismacantidaddebits queprocesaenparalelolaALU,8bits. Lasoperacionesquepuedeefectuarson:cargar(leer),almacenar(escribir), sumar,restar,comparar,incrementar,decrementar,correralaizquierdayala derecha,operacioneslgicasdeAND,OR,NOT,EXOR,operacionesde transferenciadecontenidoconotrosregistrosyconelStack,etc.
Bus de Control
RegistrodeDatos
BusdeDireccin
BusdeDatos
REGISTRODECODIGODECONDICION.RCC. Esteregistro,generalmentede8bits,indicamediantecadaunodesusbitsel estadoresultante(estatus)delMPUdespusdelaejecucindeuna instruccin,mediantelgicapositivanivelaltoHparaindicarelcumplimiento delacondicin. S X H I N Z V C Acarreo(Carry) Sobreflujo(Overflow) Cero(Zero) Negativo(Negative) MascaradeInterrupcinIRQ MedioAcarreo(Halfcarry) MascaradeInterrupcinXIRQ Alto(Stop)
Bus de Control
RegistrodeDatos
BusdeDireccin
BusdeDatos
REGISTROINDICE.Ix,Iy. Registroauxiliardelosacumuladores,generalmentede16bits,lasfunciones delIx,porlogeneralsonmenosquelasdelosacumuladores,elIxsepuede leer,escribir,comparar,incrementar,decrementar,efectuaroperaciones aritmticasylgicas,transferircontenidoaotrosregistrosyelstack,etc. AdemselRegistrondicegeneraelmododedireccionamientoIndexado.
Bus de Control
RegistrodeDatos
BusdeDireccin
BusdeDatos
STACKPOINTER.SP O,IndicadordelPaquetedeRegistros,generalmentede16bits,indica mediantesucontenidoladireccindeiniciodelStack,lugardeRamusado porelSistemaOperativoparaalmacenarunacopiadelcontenidodetodos losregistrosdelMPU,paraelcasodelaejecucindesubrutinasyrutinas deinterrupcin.
Bus de Control
RegistrodeDatos
BusdeDireccin
BusdeDatos
CONTADORDELPROGRAMA.PC. Esteregistrogeneralmentede16bits,odelmismonumerodebitsque elBusdeDireccin,mediantesucontenidogeneralasecuenciade ejecucindelprograma. LaoperacindelPC,consisteinicialmenteencontenerladireccinde laprimerinstruccinaejecutarporelMPU. UnavezejecutadaestaprimerinstruccinelPCincrementasu contenidoenunaunidad,paraindicarladireccindelasiguiente instruccinaejecutaryassucesivamentehastaconcluirlaejecucin totaldelprograma.
Bus de Control
RegistrodeDatos
BusdeDireccin
BusdeDatos
REGISTRODEDIRECCIN. Esteregistrogeneralmentede16bits,odelmismonumerodebits queelBusdeDireccin,estadirectamenteconectadoalBusde Direccin,recibeelcontenidodelPC,paraformarladireccindel lugardememoriaqueserseleccionadoparaleeroescribir,este registronopuedesermodificadoporelusuariomediante instrucciones.
Bus de Control
RegistrodeDatos BusdeDatos
BusdeDireccin
REGISTRODEDATOS. Esteregistrogeneralmentede8bits,estadirectamenteconectadoal BusdeDatos, recibeelcontenidodeunlugardememoriaodelexterioratravsde unpuerto,paraformarelsiguientedatoamanipularoinstruccina ejecutar, delamismamanerasacaalexteriordelMPU,haciamemoriaoel exterioratravsdeunpuerto,elresultadodelaoperacindelMPU, esteregistronopuedesermodificadoporelusuariomediante instrucciones.
Bus de Control
RegistrodeDatos
BusdeDireccin
BusdeDatos
DECODIFICADORDEINSTRUCCIN. Esunbloquequeinterpretalacombinacindeunosycerosqueentraal MPU,porelbusdedatos, pudiendotratarsedeunainstruccingenricamentellamadoCdigo Ejecutableountambindeundato, elusuarionopuedealterarsuoperacin,queleestransparente.
MPU AcumuladorA ALU AcumuladorB RegistrodeCdigo deCondicin Registrondice StackPointer ContadordelPrograma RegistrodeDireccin
Selectorde Operacin
CK
PulsosdeRelojatodos losregistros
Bus de Control
Decodificador de Instruccin
Businternode Datos
RegistrodeDatos
BusdeDireccin
BusdeDatos
UNIDADDECONTROLYSECUENCIA. Estebloqueseencargadecontrolarlaejecucindeunainstruccin, generalasecuenciadeejecucin,proporcionandolospulsosdereloja cadaunodelosregistrosinvolucradosenlaejecucin, seleccionalaoperacinenlaUnidadAritmticayLgica ygeneraalBusdeControl.
Bus de Control
RegistrodeDatos
BusdeDireccin
BusdeDatos
BUSDEDATOS. Esunbusbidireccional,conducedatosdeentradaysalidaalMPU, lacantidaddelneasdeestebusesgeneralmenteigualaldelapalabraque operaenparalelolaALUyaltamaodelapalabraquealmacenalamemoria, paralamayoradelosmicroprocesadoresdecontrolelbusdedatosesde8 bits.
Bus de Control
RegistrodeDatos
BusdeDireccin
lunes,agosto23, 9:43:40AM
BusdeDatos
BUSDEDIRECCION. Estebusesdesolosalida, lacantidaddelneasdelbusdedireccinparalamayoradelos microprocesadoresdecontrolesde16lneas, conloquepuededireccionarhasta2esdeciruntotalde65,536 10 lugaresdememoria.

16
Bus de Control
RegistrodeDatos
BusdeDireccin
BusdeDatos
BUSDECONTROL. Estebustienelneasdesolosalidaylneasdesoloentrada,generalas sealesdesincronaoreloj paradispositivosexternosalMPU,ascomolas sealesdelecturaReadydeescrituraWrite,VMAvalidmemoryaddress,BA busavailable,Reset,etc.
I/OSerie
Transmite Recibe
RAM. RandomAccessMemory,seusabsicamentecomomemoriadeLectura/Escritura, esunamemoriavoltilqueolvidalainformacinalserdesenergizada, porlogeneralseseccionaendospartes, unademayorproporcinparaelusuarioenlaqueseacostumbraprobarycorrer programas,almacenarvariables,buffersdedatos,banderasdeestatusde operacin,etc, ylaseccindeRamdelSistemaOperativo,utilizadaparaconteneralStack,y efectuartodalalecturayescrituradeinformacinquemomentneamenteleesde utilidadalmismosistema.
I/OSerie
Transmite Recibe
ROM. ReadOnlyMemory,memoriasoloparaleer,decaractersticanovoltil, contieneelprogramadelusuariootambinllamadolaAplicacinEspecifica, tambincontienealsistemaoperativo, enelRomseacostumbraalmacenar,tablas,subrutinas,seccionesomdulos deprogramas,etc. enlaactualidadlosmicrocontroladorestienenunaseccindememoriaFlash quehaidodesplazandoalconceptodeRom,Prom,Eeprom,etc.
I/OSerie
Transmite Recibe
PUERTOSDEENTRADASALIDA. Sonlosdispositivosquepermitenelflujodeinformacindesdeyhaciael exteriordelMicrocontroladoryqueloconectanalmundorealpara completarlaaplicacinespecifica, sesubclasificanbsicamentecomoparaleloyserie,teniendoasuvez ambosvariasclasificaciones, lospuertosestnconectadosalBusdeDireccinyformanpartedel mapadememoria,loquefacilitaalMPUleeryescribirensusregistros conlasmismasinstruccionesquelamemoria,loadystore.
ArquitecturainternadelPIC: Hay dos arquitecturas conocidas; la clsica de von Neumann, y la arquitectura Harvard, veamos como son... Arquitectura Von Neumann Dispone de una sola memoria principal donde se almacenan datos e instrucciones de forma indistinta.Adichamemoriaseaccedeatrav sdeunsistemadebusesnico(direcciones,datosycontrol). Arquitectura Harvard Dispone de dos memorias independientes, una que contienes lo instrucciones, yotraque contiene slo datos. Ambas disponen de sus respectivos sistemas de buses de acceso y es posible realizar operaciones de acceso (lecturaoescritura)simultneamenteenambasmemorias,staeslaestructuraparalosPIC's.

3 Arquitectura Interna

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

3 Arquitectura Interna

Загружено:

Авторское право:

Доступные форматы

ARQUITECTURAINTERNA DEMICROPROCESADORES.

UNIDAD CENTRAL DE PROCESO

UNIDADDE ENTRADA SALIDA

CONSOLA DEL OPERADOR

RAM MPU Unidadde Micro Procesamiento ROM

I/O Paralelo Busesde Direccin Control Datos

RAM MPU Unidadde Micro Procesamiento ROM

I/O Paralelo Busesde Direccin Control Datos

Unidadde Controly Secuencia

Unidadde Controly Secuencia

A ENTRADAS B Comparador SALIDAS

Paraquesirve: Sumar Comparar EfectuarOperacionesLgicasde AND,ORyNOT.

Unidadde Controly Secuencia

Unidadde Controly Secuencia

Unidadde Controly Secuencia

Unidadde Controly Secuencia

STACKPOINTER.SP O,IndicadordelPaquetedeRegistros,generalmentede16bits,indica mediantesucontenidoladireccindeiniciodelStack,lugardeRamusado porelSistemaOperativoparaalmacenarunacopiadelcontenidodetodos losregistrosdelMPU,paraelcasodelaejecucindesubrutinasyrutinas deinterrupcin.

Unidadde Controly Secuencia

Unidadde Controly Secuencia

Unidadde Controly Secuencia

Unidadde Controly Secuencia

DECODIFICADORDEINSTRUCCIN. Esunbloquequeinterpretalacombinacindeunosycerosqueentraal MPU,porelbusdedatos, pudiendotratarsedeunainstruccingenricamentellamadoCdigo Ejecutableountambindeundato, elusuarionopuedealterarsuoperacin,queleestransparente.

Unidadde Controly Secuencia

UNIDADDECONTROLYSECUENCIA. Estebloqueseencargadecontrolarlaejecucindeunainstruccin, generalasecuenciadeejecucin,proporcionandolospulsosdereloja cadaunodelosregistrosinvolucradosenlaejecucin, seleccionalaoperacinenlaUnidadAritmticayLgica ygeneraalBusdeControl.

Unidadde Controly Secuencia

BUSDEDATOS. Esunbusbidireccional,conducedatosdeentradaysalidaalMPU, lacantidaddelneasdeestebusesgeneralmenteigualaldelapalabraque operaenparalelolaALUyaltamaodelapalabraquealmacenalamemoria, paralamayoradelosmicroprocesadoresdecontrolelbusdedatosesde8 bits.

Unidadde Controly Secuencia

BUSDEDIRECCION. Estebusesdesolosalida, lacantidaddelneasdelbusdedireccinparalamayoradelos microprocesadoresdecontrolesde16lneas, conloquepuededireccionarhasta2esdeciruntotalde65,536 10 lugaresdememoria.

Unidadde Controly Secuencia

BUSDECONTROL. Estebustienelneasdesolosalidaylneasdesoloentrada,generalas sealesdesincronaoreloj paradispositivosexternosalMPU,ascomolas sealesdelecturaReadydeescrituraWrite,VMAvalidmemoryaddress,BA busavailable,Reset,etc.

RAM MPU Unidadde Micro Procesamiento ROM

I/O Paralelo Busesde Direccin Control Datos

RAM MPU Unidadde Micro Procesamiento ROM

I/O Paralelo Busesde Direccin Control Datos

RAM MPU Unidadde Micro Procesamiento ROM

I/O Paralelo Busesde Direccin Control Datos

Вам также может понравиться