Sistemas Digitales I Telecom

2013

Universitario: Victor Hugo Oa Donaire Docente: Ing. Jaime Flores

Sistemas Digitales I Telecom

INDICE

Sistemas Digitales I Telecom

SUMADOR DE 8 Bits
1. OBJETIVOS 1.1. Objetivo General

Disear un sumador binario de 8bits, mediante la utilizacin de dos sumadores completos (74ls83) en serie, con el fin de desarrollar la suma binaria de dos nmeros.

1.2.

Objetivos Especficos

Identificar las caractersticas principales del TTL 74ls83, en cuanto a sus entradas, salidas y sus respectivos acarreos. Disear el esquema para poder conectar los TTL 74ls83 y obtener la suma de dos nmeros de 8 bits. Realizar el Layout del sistema digital. Efectuar el armado del sistema digital de manera fsica, segn las especificaciones del Layout. Fortalecer las habilidades manuales en cuanto al manejo de componentes electrnicos como TTLs, Protoboard, resistencias, leds, etc.

2. ASPECTOS TERICOS

2.1. Circuitos Aritmticos

Victor Hugo Oa Donaire

Pgina 1

Sistemas Digitales I Telecom

2.2.
Los circuitos integrados ms representativos para la realizacin de operaciones aritmticas bsicas tales como la suma y la comparacin. Adicionalmente, se analiza una ALU en circuito integrado con la cual se pueden llevar a cabo una variedad de operaciones de lgica y aritmtica. La forma mas simple de realizar una operacin aritmtica electrnicamente, es usando un circuito llamado semi-sumado (Haft Adder). Este dispositivo permite que sean aplicados 2 bits de entradas (A,B) para producir dos salidas: uno correspondiente a resultado de la suma (S) y la otra correspondiente a acarreo (C) segn se muestra en la tabla N1. A 0 0 1 1 B 0 1 0 1 S 0 1 1 0 C 0 0 0 1

TABLA N1. Tabla de Verdad el circuito semi-sumador Como se puede notar, la salido S es el resultado de una EX-OR entre A y B como entradas: por otro lado C es el resultado de una AND entre las mismas entradas. En la figura N1 se muestra el circuito de semi-sumador. Este semi-sumador presenta la limitacin de que no posee uno entrada para el acarreo de la etapa previa, en caso de que desee sumar mas de 2 bits. Se debe recurrir entonces a sumador total b sumador completo (Full Adder). Este tipo de circuito acepta 3 bits de entrada por separado, llamados sumando, consumando y acarreo de entrada A, B y Cin respectivamente, mientras que las salidas son S y Cout.

Figura N1. El semisumador Sumadores binarios de 4 bits: Las operaciones aritmticas se presentan con tal frecuencia que se han desarrollado un nmero de circuitos integrados especiales para llevarlas a cabo. El 74LS283 es un buen exponente de esta clase de dispositivos, siendo, en esencia, Victor Hugo Oa Donaire Pgina 2

Sistemas Digitales I Telecom

un sumador hexadecimal de 4 bits, Por lo tanto, acepta como entradas dos nmeros de 4 bits de cada uno, A y B, y un bit de acarreo previo, CO. Los 4 bits correspondientes al nmero A se conectan a las entradas A l, A2, A3 y A4. Las cuatro entradas del dato B se conecta de manera similar. El sumador genera como resultado un nmero de 4 bits correspondientes a la suma de los dos datos, A y B, adems de un bit de acarreo, C4. En la figura N2 se muestra la configuracin de pines del 74LS283.

Figura N 2. Configuracin de pines del 74LS283 La operacin del circuito integrado puede describirse en forma resumida de la siguiente manera:

Si la suma de los dos datos de entrada ms el acarreo previo arroja un resultado entre O y 15, la suma aparecer en las salidas de suma y el bit de acarreo de salida, C4 se hace igual a cero. Si el resultado de la suma se sita entre 16 y 31, el bit de acarreo C4 se pone en 1 y las salidas correspondientes a los bits de suma se hacen iguales al valor del resultado menos 16. Observe que en el su mador de 4 bits, el bit de acarreo resultante posee un peso binario igual a 16.

Ejemplo:

Victor Hugo Oa Donaire

Pgina 3

Sistemas Digitales I Telecom

Suponga entradas a un sumador como el siguiente: A4A3A2A1= 01112 (716) B4B3B2B1 = 10102 (A16) CO=1 En este caso, la suma de los tres datos de entrada, 0111 + 1010 + 1 resulta ser igual 18. De acuerdo a las reglas anteriores, se produce un bit de acarreo igual 1 y las salidas adoptan un valor de 2 (esto es, 18 menos 16). Por lo tanto, C4 = 1 y 4 3 2 1=0010. Sumadores en cascada Es posible implementar sumadores para palabras de tamao superiores a 4 bits si se disponen varios 74LS283 en cascada. Para el efecto, basta simplemente con conectar la salida C4 del sumador de menor peso a la entrada CO del sumador siguente. En la figura N 3 se muestra como se conectaran dos 74LS283 en cascada para con formar un sumador de 8 bits. Los dos sumadores se muestran recibiendo como datos a dos nmeros binarios de 8 bits cada uno cuyos valores son: A=11001010, B = 11100111, CO=0. El resultado de la operacin, mostrado tambin en la misma figura es 10110001 y C4= 1.+

Figura N 3. Configuracin en cascada 74LS283

Victor Hugo Oa Donaire

Pgina 4

Sistemas Digitales I Telecom

3. ASPECTOS PRCTICOS

3.1.

Tabla de valores y funcin lgica

Para disear nuestro sistema digital se procedi a identificar las salidas y tabla: la funcin lgica de acuerdo a todas las posibles combinaciones de las entradas, que se resumen en la siguiente

N 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

a
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

b
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

c
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

d
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Salida Funci s n
0 1 1 1 1 0 1 0 0 0 0 0 1 0 0 0

Victor Hugo Oa Donaire

Pgina 5

Sistemas Digitales I Telecom

Posteriormente a ello se tomo en cuenta los valores verdaderos (unos) y se empez a estructurar nuestra funcin lgica del sistema de la siguiente manera:

Dentro

de

esta

funcin

identificada

se

realizo

algunas

operaciones algebraicas bsicas con el fin de aminorar su complejidad en el diseo.

Reordenando de mejor manera se obtuvo finalmente nuestra funcin lgica combinacional que permite detectar los divisores de 12

3.2.

Simulacin

Mediante la funcin lgica identificada anteriormente se procedi a realizar el diseo del circuito en el software Proteus 7.0, mediante la cual se pudo evidenciar la veracidad de la funcin lgica. La Simulacin obtenida es la siguiente:

Victor Hugo Oa Donaire

Pgina 6

Sistemas Digitales I Telecom

Despus de probar nuestro diseo terico mediante la simulacin procedimos a elaborar el diseo fsico del circuito tomando en cuenta las caractersticas de las compuertas lgicas a utilizar (Datasheets), y se V cc
OFF

planteo el siguiente circuito:

V cc

Victor Hugo Oa Donaire

8 7 6 5

V cc
ON

V cc
1 2 3 4

3.3.

Layout

V cc

V cc

Pgina 7

Sistemas Digitales I Telecom

Victor Hugo Oa Donaire

Pgina 8

Sistemas Digitales I Telecom

3.4.

Materiales e implementacin del circuito

3.4.1.Materiales

o o o o o o o o o o

1 2 1 1 1 1 5 9 1

74ls32 74ls08 74ls04 74LS11 Dipswitchs Protoboard Leds Resistencias de 150 ohmios Fuente de Alimentacin de 5 V.

Cables de conexin

3.4.2.Implementacin

Segn los materiales definidos y segn el layout se procedi al armado del circuito y se obtuvo como resultado el siguiente:

Victor Hugo Oa Donaire

Pgina 9

Sistemas Digitales I Telecom

Despus del armado se procedi a verificar su correcto funcionamiento. En la siguiente imagen se prueba el correcto funcionamiento ya que para el valor de 15(no es divisor de 12) el resultado es falso.

Victor Hugo Oa Donaire

Pgina 10

Sistemas Digitales I Telecom

En la siguiente imagen se prueba tambin el correcto funcionamiento ya que para el valor de 3 (divisor de 12) el resultado es verdadero.

4. CONCLUSIONES

El desarrollo de la tabla de valores lgicos nos ayudo a estructurar de manera correcta nuestra funcin lgica ya que identificamos todas las posibles combinaciones y no dejamos ninguna. Mediante la Simulacin del sistema digital se pudo evidenciar el correcto funcionamiento de nuestra funcin lgica planteada de manera terica, para detectar los divisores de 12.

Victor Hugo Oa Donaire

Pgina 11

Sistemas Digitales I Telecom

El Layout del sistema nos ayudo definir los materiales que se necesitara en el sistema pero sobretodo nos ayudo a identificar las conexiones correctas del circuito de nuestro sistema.

Mediante el armado del circuito y con el funcionamiento del mismo se pudo probar que nuestro diseo digital para detectar los divisores de 12 funciona de manera correcta.

Se pudo constatar la inmensa aplicabilidad que presentan las funciones lgicas que gracias a su simplicidad ayudan de gran manera en el diseo de sistemas digitales combinacionales y en este caso especfico nos ayudo a desarrollar el sistema detector de divisores de 12

5. BIBLIOGRAFA http://educativa.catedu.es/44700165/aula/archivos/repositorio//4750/4920/h tml/1_sistemas_digitales.html http://www.slideshare.net/lmggr/sistemas-combinacionales-12605277 http://es.wikipedia.org/wiki/Sistema_combinacional

6. ANEXOS Victor Hugo Oa Donaire Pgina 12

Sistemas Digitales I Telecom

6.1. 74LS04 (Datasheet)

Victor Hugo Oa Donaire

Pgina 13

Sistemas Digitales I Telecom

Victor Hugo Oa Donaire

Pgina 14

Sistemas Digitales I Telecom

6.2. 74LS08 (Datasheet)

Victor Hugo Oa Donaire

Pgina 15

Sistemas Digitales I Telecom

Victor Hugo Oa Donaire

Pgina 16

Sistemas Digitales I Telecom

6.3. 74LS11 (Datasheet)

Victor Hugo Oa Donaire

Pgina 17

Sistemas Digitales I Telecom

Victor Hugo Oa Donaire

Pgina 18

Sistemas Digitales I Telecom

6.4. 74LS32 (Datasheet)

Victor Hugo Oa Donaire

Pgina 19

Sistemas Digitales I Telecom

Victor Hugo Oa Donaire

Pgina 20