ESCUELA POLITCNICA NACIONAL FACULTAD DE INGENIERA DE ELCTRICA Y ELECTRNICA LABORATORIO DE SISTEMAS DIGITALES

INFORME
Prctica #: 03 Tema: Conectivos del algebra de Boole. Fecha de Realizacin: 2013 Ao / 09 mes / 06 da

Integrantes: Luis E. Barreno David Panchi Hctor Guamn

Grupo: GR8 (Espacio Reservado) Fecha de entrega: ___ / ___ / ____

Ao mes da

f. ______________________
Recibido por:

Sancin:

________________________________________________

Perodo: FEB - JUL JUL - DIC

IX N T I R N O T D R U

Tema: Conectivos del algebra de Boole. Objetivo: Comprobar el funcionamiento de las compuertas lgicas: funcin lgica y tabla de verdad.

Materiales utilizados: Protoboard Compuertas AND, OR, NOT, NAND, NOR Resistencias de 330 ohm Fuente de 5v Diodos led

Procedimiento: Implementar los circuitos indicados en la hoja gua y verificar su correcto funcionamiento mediante su respectiva tabla de verdad.

Cuestionario: 1) Consulte las caractersticas de los circuitos integrados utilizados en sistemas digitales: Tensin de alimentacin, temperatura mxima de trabajo, Fan-out, margen de ruido, tiempo de propagacin y disipacin de potencia. Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas lgicas o circuitos lgicos ms complejos. Estos componentes estn estandarizados, para que haya una compatibilidad entre fabricantes, de forma que las caractersticas ms importantes sean comunes. De forma global los componentes lgicos se engloban dentro de una de las dos familias siguientes: TTL: diseada para una alta velocidad. CMOS: diseada para un bajo consumo. Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas: un bajo consumo y una alta velocidad. La familia lgica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia naci como un intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones se emplea. Cuadro Comparativo De Las Familias PARAMETRO TTL estndar TTL 74L 33 ns TTL Schottky de Fairchild 4000B Fairchild 4000B baja potencia CMOS (con CMOS (con (LS) Vcc=5V) Vcc=10V) 5 ns 40 ns 8 MHz 10 nW 2V 50 (*) 20 ns 16 MHz 10 nW 4V 50 (*)

Tiempo de propagacin 10 ns de puerta Frecuencia mxima de funcionamiento Potencia disipada por puerta Margen de ruido admisible Fan out 35 MHz 10 mW 1V 10

3 MHz 45 MHz 1 mW 2 mW 1V 10 0'8 V 20

(*) O lo que permita el tiempo de propagacin admisible

Dentro de la familia TTL encontramos las siguiente sub-familias: 1. 2. 3. 4. 5. L: Low power = disipacin de potencia muy baja LS: Low power Schottky = disipacin y tiempo de propagacin pequeo. S: Schottky = disipacin normal y tiempo de propagacin pequeo. AS: Advanced Schottky = disipacin normal y tiempo de propagacin extremadamente pequeo.

Tensin De Alimentacin CMOS: 5 a 15 V (dependiendo de la tensin tendremos un tiempo de propagacin). TTL : 5 V. Parmetros de puerta Las puertas lgicas no son dispositivos ideales, por lo que vamos a tener una serie de limitaciones impuestas por el propio diseo interno de los dispositivos lgicos. Internamente la familia TTL emplea transistores bipolares (de aqu su alto consumo), mientras que la familia CMOS emplea transistores MOS (a lo que debe su bajo consumo). 1. Margen Del Cero 2. Es el rango de tensiones de entrada en que se considera un cero lgico: VIL mx: tensin mxima que se admite como cero lgico. VIL mn: tensin mnima que se admite como cero lgico. Es el rango de tensiones de entrada en que se considera un uno lgico: VIH mx: tensin mxima que se admite como uno lgico. VIH mn: tensin mnima que se admite como uno lgico. 3. Margen Del Uno Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser tomada como un uno o un cero. Esta zona no debe ser empleada nunca, ya que la puerta se comporta de forma incorrecta. MT = VIH mn - VIL mx 4. Margen De Transicion Debido a que dos puertas de la misma familia no suelen tener las mismas caractersticas debemos emplear los valores extremos que tengamos, utilizando el valor de VIL mx ms bajo y el valor de VIH mn ms alto. AL mx: VH mx - VL mn AL mn : VH mn - VL mx 5. Amplitud Logica El ruido es el elemento ms comn que puede hacer que nuestro circuito no funcione habiendo sido diseado perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia de proximidad entre pistas o capacidades internas) o tambin como consecuencia de ruido exterior (el propio de un ambiente industrial). Si trabajamos muy cerca de los lmites impuestos por VIH y VIL puede que el ruido impida el correcto funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un margen de ruido:

VMH (margen de ruido a nivel alto) = VML (margen de ruido a nivel bajo) = VIL mx - VOL mx

VOH

mn

VIH

mn

VOH y VOL son los niveles de tensin del uno y el cero respectivamente para la salida de la puerta lgica. Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL mx = 0'8 V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VML = 0'8 - 0'4 = 0'4 V 6. Ruido Es el mximo nmero de puertas que podemos excitar sin salirnos de los mrgenes garantizados por el fabricante. Nos asegura que en la entrada de las puertas excitadas: VOH es mayor que VOH mn VOL es menor que VOL mn Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el FAN OUT ms bajo para nuestros diseos. Si adems nos encontramos con que el fabricante no nos proporciona el FAN OUT podemos calcularlo como: FAN OUT = IOL mx / IIL mx Donde IOL e IIL son las corrientes de salida y entrada mnimas de puerta. 7. Fan Out Es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir. 8. Potencia Disipada Definimos como tiempo de propagacin el tiempo transcurrido desde que la seal de entrada pasa por un determinado valor hasta que la salida reacciona a dicho valor. Vamos a tener dos tiempos de propagacin: Tphl = tiempo de paso de nivel alto a bajo. Tplh = tiempo de paso de nivel bajo a alto. Como norma se suele emplear el tiempo medio de propagacin, que se calcula como: Tpd = (Tphl + Tplh)/2 9. Tiempos De Propagacin 10. Frecuencia Mxima De Funcionamiento Se define como: Fmx = 1 / (4 * Tpd) Familias Lgicas Del Ti

2) Consultar acerca de la capacidad de operacin de los circuitos integrados TTL (LS, AS, etc) y CMOS (4000B, 74C, etc).

ABT Advanced BiCMOS Technology (Tecnologa Avanzada De BiCMOS)

Smo impulsor de alta velocidad, alto, 5 V VCC.

La familia del megabus-interfaz de ABT es manufacturada con un proceso de 0,8 micrones BiCMOS y proporciona al alto mecanismo impulsor hasta 64 mA y retardos de la propagacin debajo del rango de 5 ns, mientras que mantiene el consumo de energa muy bajo. Los productos de ABT se satisfacen bien para las aplicaciones de la vivir-insercin con un I de la especificacin de 0,1 mA. Para reducir efectos de la transmisin-lnea, la familia de ABT tiene opciones serie-series-damping del resistor. Adems, hay las piezas especiales de ABT que proporcionan al mecanismo impulsor extremadamente de gran intensidad (180 mA) para transmitir abajo a las lneas de la transmisin de 25 ohmios. Las funciones avanzadas del megabus, tales como transmisores-receptores universales del megabus (UBT) emulan una variedad amplia de funciones del megabus-interfaz. Las opciones de la multiplexacin para la interpolacin y el megabus de la memoria upsizing o downsizing tambin se proporcionan. Adems, los dispositivos de Widebus tienen megabus-sostienen el trazado de circuito en las entradas de informacin para eliminar la necesidad de los resistores externos del pullup para flotar entradas de informacin.

ABTE/ETL

Advanced BiCMOS Technology / Enhanced Transceiver Logic (La Tecnologa Avanzada De BiCMOS / Realz Lgica Del Transmisor-receptor )mecanismo impulsor de alta velocidad, alto, 5 V VCC ABTE tiene mrgenes ms anchos del ruido y es al revs compatible con lgica existente de la TTL. Los dispositivos de ABTE utilizan la especificacin de VME64-ETL con tolerancias apretadas el tiempos de la posicin oblicua y de la transicin. ABTE es manufacturado con un proceso de 0,8 micrones BiCMOS proporcionando al alto mecanismo impulsor hasta 90 mA. Otras caractersticas incluyen un contacto diagonal y los resistores internos del pullup en los contactos del control para el mximo viven proteccin de la insercin. Megabus-sostenga el trazado de circuito elimina los resistores externos del pullup en las entradas de informacin y los resistores serie-series-damping en las salidas para humedecer reflexiones.

AC/ACT Advanced CMOS Logic (Lgica Avanzada Del Cmos)

velocidad media, mecanismo impulsor medio, 5 V VCC La familia del ACL de dispositivos se fabrica en 1 m Cmos y tiene ms de 70 funciones incluyendo las puertas, los flip-flop, los programas pilotos, los contadores, y los transmisores-receptores. La familia del ACL es una familia confiable, de baja potencia de la lgica con 24 mecanismos impulsores de la salida de mA. Se incluyen en la familia los productos estndares del extremo-contacto y el centro-contacto VCC y los productos de la configuracin de la tierra con el salida-borde controlan el trazado de circuito (OEC). El trazado de circuito de OEC, disponible solamente con los productos del centro-contacto, ayuda a reducir el ruido simultneo de la conmutacin asociado a alta lgica de la velocidad. Se incluyen en los productos del centro-contacto 16 -, 18 -, y las funciones del megabus-interfaz 20-bit. Los dispositivos de la CA ofrecen entradas de informacin de MCOcS-compatible y los dispositivos del ACTO ofrecen entradas de informacin de TTL-compatible.

AHC/AHCT Advanced High-Speed CMOS Logic (Lgica De alta velocidad Avanzada Del Cmos)

velocidad media, mecanismo impulsor bajo, 5 V VCC La familia de la lgica de AHC/AHCT proporciona a una migracin natural para los utilizadores de HCMOS que necesitan ms velocidad para de baja potencia, de poco ruido, y bajo-conducen aplicaciones. La familia de la lgica de AHC consiste en las puertas bsicas, los circuitos integrados a escala media, y las funciones octales fabricadas usando el proceso de EPIC1-S que produce alto rendimiento en el bajo costo. Las caractersticas de funcionamiento de la familia de AHC son: 1.Velocidad: Con retardos tpicos de la propagacin de 5,2 ns (octals), que es cerca de tres veces ms rpidamente que los dispositivos de HC, los dispositivos de AHC son la solucin rpida y reservada para la operacin de la alto-velocidad. 2.Ruido bajo:La familia de AHC permite que los diseadores combinen las caractersticas de poco ruido

de los dispositivos de HCMOS con los niveles de funcionamiento de hoy sin los problemas de overshoot/undershoot tpicos de alto-conduce los dispositivos requeridos generalmente para conseguir velocidades de AHC. 3.Potencia baja:La familia de AHC, usando tecnologa del Cmos, exhibe el consumo de energa bajo (corriente esttica mxima, mitad de 40 A el de HCMOS). 4.Mecanismo impulsor:Salida-conduzca la corriente es 8 mA en 5 V VCC y 4 mA en 3,3 V VCC.

ALB Advanced Low-Voltage BiCMOS (Low-Voltage Avanzado BiCMOS)

mecanismo impulsor de alta velocidad, alto, 3,3 V VCC La familia especial-diseada de la ALB de 3,3 V utiliza las 0,6 tecnologas del m BiCMOS para las funciones del megabus-interfaz. Adems, la ALB proporciona al mecanismo impulsor de 25 mA en 3,3 V de retardos mximos de la propagacin de 2,2 ns. Las entradas de informacin tienen afianzar diodos con abrazadera para eliminar llegan ms all y aterrizaje corto.

ALS Advanced Low-Power Schottky Logic (Lgica Avanzada De Low-Power Schottky) velocidad baja, alto mecanismo impulsor, 5 V VCC

La familia de ALS proporciona a un espectro completo concluido de 130 funciones bipolares de la lgica. Esta familia, combinada con la familia AS, puede ser utilizada para optimizar sistemas con el presupuesto del funcionamiento. Usando AS en caminos speed-critical y ALS donde est menos crtica la velocidad, los diseadores pueden optimizar funcionamiento de la velocidad y de la potencia. La familia de ALS incluye las puertas, los flip-flop, los contadores, los programas pilotos, los transmisoresreceptores, los transmisores-receptores registrados, los cierres del repaso, los programas pilotos del reloj, los ficheros del registro, y los multiplexores.

AS Advanced Schottky Logic (Lgica Avanzada De Schottky) velocidad media, alto mecanismo impulsor, 5 V VCC

Mientras que la familia de la lgica bipolar de alto rendimiento incluye concluido 90 funciones que ofrezcan altas capacidades de mecanismo impulsor. Esta familia, combinada con la familia de ALS, puede ser utilizada para optimizar velocidad y potencia del sistema con el presupuesto del funcionamiento. Usando AS en caminos velocidad-crticos y ALS donde est menos crtica la velocidad, los diseadores pueden optimizar funcionamiento de la velocidad y de la potencia. AS la familia incluye las puertas, los flip-flop, los contadores, los programas pilotos, los transmisores-receptores, los transmisores-receptores registrados, los cierres del repaso, los programas pilotos del reloj, los ficheros del registro, y los multiplexores.

ALVC Advanced Low-Voltage CMOS Technology (Tecnologa Avanzada De Low-Voltage Cmos )

velocidad, mecanismo impulsor medio, 3,3 V VCC ALVC es una familia del megabus-interfaz del alto rendimiento 3.3-V. Estos productos especialmente diseados 3-V se procesan en 0,6 tecnologas del m Cmos, dando los retardos tpicos menos de 3 ns de la propagacin junto con mecanismo impulsor actual de 24 mA y del consumo de energa esttico de 40 A para las funciones del megabus-interfaz. Los dispositivos de ALVC tienen megabus-sostienen las clulas en entradas de informacin para eliminar la necesidad de los resistores externos del pullup para flotar entradas de informacin. La familia tambin incluye las funciones innovadoras para la interpolacin de la memoria, multiplexando, e interconectando a DRAMs sncrono.

ALVT Advanced Low-Voltage BiCMOS Technology (Tecnologa Avanzada De Low-Voltage BiCMOS ) mecanismo impulsor de alta velocidad, alto, 3,3 V VCC

ALVT es una familia del megabus-interfaz del alto rendimiento 3.3-V. stos disearon especialmente 5V tolerante, productos 3.3-V utilizan las 0,6 m tecnologas del BiCMOS para las funciones del megabus-interfaz. ALVT proporciona al funcionamiento superior, entregando 2,4 retardos de la propagacin del ns, el mecanismo impulsor actual de 64 mA, y el consumo de energa esttico de 90 A. Los dispositivos de ALVT tienen megabus-sostienen las clulas en entradas de informacin para eliminar la necesidad de los resistores externos del pullup para flotar entradas de informacin. La familia de ALVT tambin proporciona a caractersticas innovadoras, tales como resistores serie-series-damping para reducir efectos de la transmisin-lnea, y a 3-state de ciclo inicial para eliminar el cargamento megabus-actual. Los productos de ALVT tambin se satisfacen bien para las aplicaciones de la vivirinsercin con un I apagado de 0,1 mA. Mirando al futuro, especifican a la familia de ALVT ya para la operacin 2.5-V.

BCT BiCMOS Bus-Interface Technology (Tecnologa De BiCMOS Bus-Interface) mecanismo impulsor de alta velocidad, alto, 5 V VCC

BCT es una familia de 8 -, 9 -, y los programas pilotos 10-bit, los cierres, los transmisores-receptores, y los transmisores-receptores registrados. Diseado especficamente para las aplicaciones del megabusinterfaz, BCT ofrece la entrada-salida de la TTL con el alto mecanismo impulsor de las velocidades, de la salida 64-mA, y potencia muy baja en el modo lisiado. Una familia de rpido, alto-conduce funciones del megabus-interfaz que proporcione a incidente-agite la conmutacin requerida por aplicaciones grandes de la placa madre se ha incorporado en el ofrecimiento de BCT. Diseado especficamente asegurarse incidente-agite cambiar abajo a 25 ohmios, los dispositivos en la familia del programa piloto de la bajo-impedancia de BiCMOS pueden maximizar la velocidad y la confiabilidad de sistemas pesadamente cargados. Cada dispositivo en esta serie entrega 188 mA de la corriente de mecanismo impulsor de I OL. Tambin en nuestra familia de BCT incluyen a una serie de programas pilotos de la memoria. Estos dispositivos incorporan un resistor serie-series-damping para reducir llegan ms all y el aterrizaje corto que puede ocurrir en aplicaciones memoria-memory-driving.

64BCT 64-Series BiCMOS Technology (tecnologa de 64-Series BiCMOS) mecanismo impulsor de alta velocidad, alto, 5 V VCC

La familia 64BCT ofrece todas las caractersticas encontradas en familia estndar de Ts BCT. Adems, especifican de -40C a 85C e incorpora a la familia el trazado de circuito para proteger el dispositivo en aplicaciones de la live-insertion.

BTA Bus-Termination Arrays (Matrices De Bus-Termination)

La familia de BTA del TI ofrece un space-saving, eficiente, y la solucin eficaz a los requisitos del bustermination. En sistemas digitales de la alta velocidad con las lneas largas de la transmisin, las ondas de reflejo en la lnea pueden causar los aterrizajes cortos del voltaje y llegan ms all que conducen al mal funcionamiento de la entrada manejada. Un BTA es una serie de diodos que las alertas un signo en un Bus o cualquier otro rastro sealado que usa lgica de alta frecuencia elimina, rebasa problemas del undershoot.

CBT

Crossbar Technology Interfaces de bus de velocidad altas En el mercado de la informtica de hoy, el

poder y velocidad son dos de las preocupaciones principales. CBT puede dirigirse los dos de estos problemas en aplicaciones de la bus-interface. CBT permite a un dispositivo de la bus-interface funcione como un mismo interruptor del bus rpido y aisla buses eficazmente cuando el interruptor est cerrado y ofreciendo retraso de la propagacin muy pequeo cuando el interruptor est abierto. Estos dispositivos pueden funcionar como bus de gran velocidad une entre los componentes del computadora-sistema como la unidad del proceso central (CPU) y memoria. Tambin pueden usarse dispositivos de CBT como 5-V a 3.3-V traductores y pueden permitirse diseadores para mezclar 5-V o 3.3-V componentes en el mismo sistema.

CDC

Clock-Distribution Circuits (Circuitos reloj-distribucin) Los CDCs de TI proporcionan principio de circuitera de reloj-generacin exacto a cada sistema digital y producen cronometrando signos que se usan para sincronizar actividad del sistema. Encontrarse el relojsigno severo que cronometra requisitos de los sistemas de hoy, TI ofrece a una serie de retraso de la propagacin bajo y sesga, alto-entusiasta-fuera chferes del reloj manejar sistemas del clocking alto rendimiento eficazmente disearon. Las funciones del reloj-driver especiales estn disponibles en el ACL, ABT, y COMO tecnologas, as como 3 V y 5 V. Los drivers del reloj entran buffered (4341 funcin), flip-flop (4304 funcin), y phase-locked con llave loop-based (PLL 4586 funcin) los elementos.

74F

Fast Logic (Lgica rpida) velocidad elemento, paseo alto, 5 V VCC, 74F lgica es una familia del general-propsito de lgica bipolar avanzada de gran velocidad. TI proporciona ms de 60 funciones incluso las verjas, buffer/drivers, transrecibidores del autobs, flipflop, latches, contadores, multiplexores, y demultiplexers en la 74F familia de la lgica.

FB+/BTL

Backplane Transceiver Logic velocidad alta, paseo alto, 5 V VCC, Los FB serie dispositivos se usan para las aplicaciones del autobs de gran velocidad y son totalmente compatible con el IEEE 1194.1-1991 (BTL) y IEEE 896-1991 (Futurebus+) las normas. Estos transrecibidores estn disponibles en 7 -, 8 -, 9 -, y 18-bit versiones con TTL y traduccin de BTL en baje que 5-ns actuacin. Otros rasgos incluyen paseo a a 100 MA y alfileres del prejuicio para las aplicaciones de la vivir-insercin.

FIFO

First-In, First-Out Memories TI ha extendido su producto de FIFO que ofrece de CMOS Avanzado (ACTO) y BiCMOS Avanzado (ABT) FIFOs. La FIFO producto familia incluye clocked que FIFOs unidireccional y bidireccional ofreci en 64 a 8K profundidades de memoria y 1-bit a 36-bit anchuras. Strobed que se ofrecen FIFOs unidireccionales y bidireccionales en 16 a 4K profundidades de memoria y 4-bit a 18-bit anchuras. Los FIFOs aplicacin-especficos de TI se disean especialmente para el uso en telecomunicaciones, DSP, sistemas del internetworking, y alto-bandwidth computando. Estos dispositivos incluyen rasgos como paridad genere y verifique, retransmit, autobs emparejando, el byte cambalacheando, modo de desviacin, y microprocesador-como la interface del mando. FIFOs aplicacin-especfico, adems del Widebus de TI los productos de FIFO, oferta superficie-montaa espacio-salvadora que empaqueta y clases de la mltiple-velocidad para la facilidad de plan.

GTL

Gunning-Transceiver-Logic Technology La tecnologa de GTL es un nuevo reduced-voltage que cambia norma que proporciona de gran velocidad, comunicaciones del punto-a-punto con dispersin de poder baja. TI les ofrece a GTL / TTL traductores unir con los subsistemas TTL-basado. Esto les permite a diseadores usar las normas GTLswitching para los subsistemas velocidad-sensibles y usar a los traductores para unir con el resto del sistema. Los dispositivos de GTL tienen circuitera innovadora, como sostenimiento del bus en las entradas eliminar la necesidad por las resistencias externas para entradas flotantes que reducen poder costo, y tiempo del board-layout. Mando de edge-rate de rendimiento (OEC) se ofrece en los rendimientos para reducir interferencia electromagntica (EMI) causado por las frecuencias altas de GTL.

HC/ HCT

High-Speed CMOS Logic (Lgica de CMOS de gran velocidad) velocidad baja, paseo bajo, 5 V VCC, Para los requisitos de lgica de bajo-poder, TI ofrece a una familia llena de lgica de HC/HCT. Ms de 100 tipos del dispositivo estn disponibles, incluso las verjas, pestillos, flip-flops, buffer/drivers, contadores, multiplexores, transrecibidores, y los transrecibidores registrado. El HC familiar ofrece entradas CMOS-compatibles y los HCT familiar ofrece entradas TTL-compatibles.

IEEE 1149.1 (JTAG)

Boundary-Scan Logic Devices El IEEE 1149.1 (JTAG) boundary-scan la familia de la lgica de octal, Widebus, y examinar-apoyo funciones corporaciones circuitera que permiten estos dispositivos y los sistemas electrnicos en los que ellos se usan para ser probados sin confianza en tcnicas sondeando tradicionales. Los dispositivos de lgica de Bus-interface estn disponibles en BCT, ABT, y tecnologas de LVT, en 8 -, 18 -, y 20-bit opciones de los pulidores normales, pestillos, y transrecibidores. Las funciones de examinar-apoyo incluyen dispositivos por controlar el autobs de la prueba, realizando a-velocidad la comprobacin funcional, y dividir el examine camino en los segmentos ms pequeos, ms manejables. Ms de 40 dispositivos, compuestos de una seleccin ancha de BCT y octals de ABT, ABT y LVT Widebus, y cada uno de las funciones de examinar-apoyo, est disponible. El autobs-sostenimiento de LVTH y los rasgos de la resistencia serie-humedeciendo tambin estn disponibles.

LS

Low-Power Schottky Logic velocidad baja, paseo bajo, 5 V VCC,

LV

Low-Voltage CMOS Technology velocidad baja, paseo bajo, 3.3 V VCC, Los LV de TI que se disean CMOS tecnologa productos especialmente a las partes para 3 V impulsan uso del suministro. La familia de LV entera tambin ha sido recaracterizada para operar a 5 V.. La familia de LV es 2 m en un proceso CMOS que proporciona a 8 MA de paseo y propagacin tarda de 18 mximo del ns, mientras teniendo un consumo de poder esttico de slo 20 A para los dos la businterface y funciones de la verja.

LVC

Low-Voltage CMOS Technology velocidad elemento, los meduim manejan, 3.3 V VCC Los LVC lgica productos de TI se disean especialmente para 3 V impulse suministros. La familia de LVC es una versin alto rendimiento con 0.8 m CMOS procese tecnologa, 24 MA el paseo actual, y 6.5 propagacin de mximo de ns tarda para los funcionamientos del driver. Todos los dispositivos de

LVC estn disponibles con 5 V las entradas tolerantes y rendimientos.

LVT

Low-Voltage BiCMOS Technology velocidad alta, paseo alto, 3.3 V VCC, Los especialmente disearon 3 V LVT los usos familiares la 0.8 m BiCMOS-proceso tecnologa para las funciones de la bus-interface. Como sus 5 V el colega de ABT, LVT puede proporcionar a a 64 MA de paseo, 4-ns propagacin tarda, y adems, consume menos de 100 A de poder de reserva. Las entradas tienen el rasgo del bus-hold para eliminar las resistencias del pullup externas y I/Os que pueden manejar a a 7 V que les permiten actuar como 5-V/3-V traductores.

LVTZ

Low-Voltage BiCMOS Technology velocidad alta, paseo alto, 3.3 V VCC, El LVTZ familiar ofrece todos los rasgos encontrados en la familia de LVT normal de TI. Adems, LVTZ incorpora circuitera para proteger los dispositivos en aplicaciones de la live-insertion. El dispositivo sube al estado de powered-up durante poder y impulsa abajo que se llama impulsar-a 3 estado (PU3S).

Schottky Logic (Lgica de Schottky) velocidad baja, paseo bajo, 5 V VCC,

SSTL

Series-Stub Terminated Logic Lgica De Resistor-Transistor (RTL) El circuito mostrado aqu es una puerta de NOR/OR. Es decir, la puerta bsica es la compuerta NOR. La disipacin de potencia de la compuerta RTL es alrededor de 12 mW y el retardo de propagacin promedia 25ns. Lgica Diodo-Transistor (DTL) El problema bsico con compuertas DL es que ellos deterioran el signo lgico rpidamente. Sin embargo, ellos trabajan para una fase en un momento, si el signo se re-amplifica entre las compuertas. Lgica del diodo-transistor (DTL) logra esa meta. VENTAJA de este circuito encima de su RTL equivalente es que la lgica de OR habida realizada por los diodos, no son resistencias. No hay ninguna interaccin por consiguiente entre las entradas diferentes, y cualquier nmero de diodos puede usarse. Una desventaja de este circuito es la resistencia de la entrada al transistor. Su presencia tiende a reducir la velocidad el circuito y limita la velocidad en la que el transistor est cambiar estados as. El circuito bsico de la familia lgica digital DTL es la compuerta AND. Compuerta DTL bsica NAND La disipacin de potencia de una compuerta DTL es aproximadamente 12 mW y el retardo de propagacin promedia 30 ns. El margen de ruido es de alrededor de 1 V y es posible un abanico de salida tan alto como 8. El abanico de salida de la compuerta DTL esta limitado con la corriente mxima que puede fluir en el colector del transistor saturado. Lgica Del Cmos La lgica del Cmos es una nueva tecnologa, basada en el uso de los transistores complementarios del MOS de realizar funciones de la lgica con casi ningn actual requerido. Esto hace estas puertas muy tiles en aplicaciones con pilas. El hecho de que trabajarn con los voltajes de fuente de hasta slo 3 voltios y tan arriba como 15 voltios son tambin muy provechosos. Las puertas todas del Cmos se basan en el circuito fundamental del inversor mostrado. Observe que

ambos transistores son el realce-modo MOSFETs; un N-canal con su fuente puesto a tierra, y un P-canal con su fuente conectada con +V. sus puertas estn conectados juntos para formar la entrada de informacin, y sus drenes estn conectados juntos para formar la salida. Los dos MOSFETs se disean para tener caractersticas que son complementarios el uno al otro. Cuando esta apagado, su resistencia es con eficacia infinita; cuando encendido, su resistencia del canal est sobre 200 ohms. Puesto que la puerta es esencialmente un circuito abierto que no traza ninguna corriente, y el voltaje de la salida ser igual o a molido o al voltaje de la fuente de alimentacin, dependiendo de el cual el transistor est conduciendo. Este concepto se puede ampliar en las estructuras NI y del NAND combinando los inversores en parcialmente una serie, estructura parcialmente paralela. El circuito mostrado abajo es un ejemplo prctico de un Cmos 2-input NI puerta. 3) En base a lo consultado anteriormente. Resolver el siguiente ejercicio: Familia A: VCC=5v, VOH= 1.9v, VIH = 0.7v, VIL = 0.9v IIH = 15 UA, IIL = -0.2, IOH = -1.4 IOL= 5 Familia B: VCC=5v, VOH= 3.5v, VIH = 5.1v, VIL = 0.6v IIH = 27 UA, IIL = -120, IOH = -6 IOL= 5 a) Calcular los mrgenes de ruido para cada una de las familias. Familia A L

Familia B L

b) Calcular el fan-out de cada una de las familias. Familia A

Familia B

c) Se puede interconectar una puerta de familia A a la salida de otra puerta de la familia B? En caso afirmativo, Cuntas puertas de la familia A pueden conectarse a la salida de una puerta de la familia B? Si se puede conectar una puerta A a la salida de una puerta B ya que cumple con los valores de alto y bajo previamente calculados, pero solo se puede conectar una puerta a su salida ya que todos los clculos se realizaron para una puerta, 4) Al utilizar compuertas digitales se debe tomar en cuenta que se pueden conectar varias entradas a la salida de una compuerta, pero, Se pueden conectar dos o mas salidas entre si? Explique su respuesta. Si se puede conectar dos o ms salidas entre s, pero no es recomendable, debido al momento cuando lleguen las seales se va a producir una confusin en que salida en donde la que va a prevalecer, generalmente ser la que llegue con estado activo alto (1L), adems no tiene objeto conectar las salidas entre s a menos que las respuestas a stas salidas estn en un determinado orden, adems la respuesta a la salida depender de qu salida haya procesado su informacin ms rpido, entonces aqu tambin la salida ms rpida ser la que predomine. 5) Mediante simulacin en el Software Proteus 7 Professional, desarrolle la Tabla de Verdad del siguiente circuito, y comprubela de acuerdo al comportamiento de cada compuerta:

Tabla de verdad del circuito A 0 0 0 0 0 0 0 0 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 D 0 1 0 1 0 1 0 1 0 1 0 1 0 S 0 0 0 0 0 0 1 0 0 0 0 0 0

1 1 1

1 1 1

0 1 1

1 0 1

0 0 0

El circuito est conformado de 5 compuertas lgicas , la primera q tenemos en una NOT a la entrada de la primera AND , esta NOT negara todas las salidas de la variable A as en las primeras 8 combinaciones siempre tendremos un 1 a la salida de esta compuerta y un 0 en las 8 ltimas combinaciones. La siguiente compuerta que tenemos es una AND de tres entradas conectada a la salida de las variables B y C , y adems a la salida de la primera NOT a la salida de esta AND tendremos en las ultimas 8 combinaciones un 0 ya que las salida de la primera NOT nos dar una 0 , en las primeras 8 combinaciones la salida de esta AND depender de las variables B y C. La siguiente compuerta que tenemos es una OR para la cual tenemos como entradas a la variable A y D siempre que haya un 1 en la variable A o D tendremos una salida de 1 en esta compuerta. La siguiente compuerta es una NOT conectada a la salida de la OR la cual depender de esta ya que cuando en la salida de la OR tengamos un 0 la salida de la NOT ser un 1 y cuando tengamos un 1 como salida de la OR a la salida de la NOT tendremos un 0. La ltima compuerta que tenemos es una AND, siempre tendremos un 0 a la salida de esta siempre y cuando por lo menos una entrada de este circuito sea un 0. 6) Qu efecto tiene la conversin de lgica positiva a lgica negativa en el comportamiento de todas las compuertas lgicas antes mencionadas Esta conversin es muy importante en el circuito ya que al cambiar de lgica positiva a lgica negativa estamos utilizando el dual de la funcin que vamos a realizar o a implementar adems estaramos tomando el complemento de cada variable en las compuertas AND, OR, NOT esto afecta ya que para la AND basta que haya un 0 para que tengamos a la salida un 0, en la OR basta que haya un 1 para que tengamos a la salida un 1 y en la NOT tendramos el complemento de la entrada que tengamos, es por esto que debemos escoger bien la lgica del circuito que vayamos a implementar. Conclusiones: Hctor Guamn A las compuertas NAND y NOR se les conoce como compuertas universales debido a que con ellas se puede implementar cualquier circuito. Se pudo cumplir con el objetivo que se plante al inicio de la prctica ya que se pudo disear solo con compuertas AND, OR y NOT diferentes circuitos que se plantearon para comprobar el funcionamiento de los mismos. Nunca se debe unir dos salidas pues puede provocar que el CI se destruya. Para saber cuntas compuertas hay en cada integrado de las funciones lgicas era necesario buscar informacin acerca de su estructura interna, y se determin que el circuito integrado 7432 tiene 4 compuertas que se pueden utilizar para diferentes circuitos.

Luis Barreno Se concluy que con las compuertas NAND Y NOR, se pueden crear toda clase de circuitos, ya que con estas se puede disear circuitos que equivalen a las compuertas AND, OR y NOT, que son la base de los sistemas digitales. Se puede crear diferentes tipos de compuertas con la combinacin de otras compuertas mas simples Se debe analizar bien la hoja de datos de cada compuerta para realizar la conexin correctamente.

Se pudo realizar diferentes circuitos con compuertas AND, OR, NOT, NAND, XOR, etc; y una de las maneras de comprobar su funcionamiento es con las tablas de verdad donde el 1 experimentalmente el LED se prende y si est en 0 el LED se encuentra apagado.

David Panchi Se concluy que el lgebra de Boole es muy necesaria para disear circuitos lgicos reducir los mismos a su mnima expresin. Las compuertas AND, OR, NOT son las compuertas bsicas y universales en sistemas digitales ya que se podra decir que con ellas se puede armar cualquier circuito, las dems compuertas se basan en funciones en las cuales intervienen las compuertas antes mencionadas. En la compuerta AND la tabla de verdad es el producto lgico, en la OR es la suma Lgica, en la Inversora son sus dualidades, en la NAND es la dualidad de la compuerta AND y en la EXOR se excluye la ltima fila de ceros y unos, y con este tipo de tablas se pueden construir ms compuertas en base a las mencionadas. La salida en cada compuerta depender de las entradas y la funcin que tenga cada una, en la AND basta que haya un 0 en la entrada para que en la salida tengamos un 0 , en la OR basta que en la entrada haya un 1 para que en la salida tengamos un 1, y el la NOT tendremos el complemento de la entrada es decir si en la entrada hay un 1 en la salida tendremos un 0 y si en la entrada tenemos un 1 en la salida tendremos un 0.

Bibliografa: Tocci Ronald J. ; Widmer Neal S. SISTEMAS DIGITALES PRINCIPIOS Y APLICACIONES.8ed. Pearson Educacin, Mxico, 2003. SISTEMAS DIGITALES., Ing. Carlos Novillo, Escuela Politcnica Nacional. http://www.upnfm.edu.hn/bibliod/images/stories/tindustrial/libros%20de%20electricidad/electro nica%201y%202/Compuertas_Logicas.PDF.pdf http://r-luis.xbot.es/edigital/ed02.html