UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Per, Decana de Amrica)

Facultad de Ingeniera de Sistemas e Informtica

Circuitos Digitales

TEMA

: Cuestionario previo del Laboratorio 3

PROFESOR

: Casimiro Pariasca

INTEGRANTES:
MERY MIRANDA TIPTE 12200163

Ciudad Universitaria, Setiembre 2013

CUESTIONARIO PREVIO 1. UN CIRCUITO COMBINACIONAL POSEE CUATRO VARIABLES BINARIAS DE ENTRADA Y SU SALIDA ADOPTA EL NIVEL LGICO 1 CUANDO LA COMBINACIN NO PERTENECE AL CDIGO BCD NATURAL. DETERMINAR: (a) Su tabla de verdad. La tabla de verdad de la funcin se representa en la Tabla 1. La funcin toma el valor cero para los productos cannicos 0 a 9 que corresponden a las combinaciones 0 a 9 del cdigo BCD natural. Por el contrario, la funcin toma el valor uno para los productos cannicos 10 a 15 que corresponden a las combinaciones de entrada que no pertenecen al cdigo BCD natural. # 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1

Tabla 1

(b) Las expresiones cannicas de producto de sumas y suma de productos. A partir de la tabla de verdad (Tabla 1) se obtiene la expresin cannica de suma de productos. A partir de esta expresin se obtiene la de producto de sumas.

(c)Las tablas de Karnaugh. En la Figura 1 se representa la tabla de Karnaugh de la suma de productos cannicos de la funcin .

Figura 1

En la Figura 2 se representa la tabla de Karnaugh del producto de sumas cannicas de la funcin

Figura 2 (d) Las expresiones mnimas y su implementacin fsica mediante un circuito con puertas NAND o mediante un circuito de nivel dos con puertas NOR A partir de la Figura 1 se obtiene la expresin mnima.

A partir de la Figura 2 se obtiene la expresin mnima.

Observando la expresin mnima de suma de productos, se comprueba que en este caso se convierte en la de producto de sumas si negamos la funcin. Por ello solamente es necesario realizar con puertas NOR la expresin mnima de suma de productos. Transformndola adecuadamente resulta:

2. EXPLIQUE EL FUNCIONAMIENTO DE UN CIRCUITO GENERADOR DE PARIDAD. EXPLIQUE EL CASO DE PARIDAD PAR O IMPAR. GENERADO DE PARIDAD Los circuitos electrnicos digitales se basan en la transmisin y el procesamiento de informacin, lo que hace necesario verificar que la informacin recibida es igual a la emitida; no suelen producirse errores, por lo que cuando ocurren en la mayora de los casos el error en la transmisin se produce en un nico bit. El mtodo ms sencillo y eficaz de comprobacin de la transmisin de datos consiste en aadir a la informacin transmitida un bit ms, con la misin de que el nmero de 1 transmitidos en total sea par (paridad par), o impar (paridad impar). Detectores/generadores de paridad Los generadores de paridad par son aquellos circuitos que generan un 0 cuando el nmero de 1 en la entrada es par y un 1 cuando es impar, en el caso de dos bit, sera como se muestra en la tabla de verdad: Entradas Salidas A 0 0 1 1 B 0 1 0 1 P 0 1 1 0 I 1 0 0 1

P = paridad par, El bit de paridad ser un 0 si el nmero total de 1 a transmitir es par.La suma de los bits que son unos, contando datos y bit de paridad dar siempre como resultado un nmero par de unos.

I = paridad impar, El bit de paridad ser un 0 si el nmero total de 1 a transmitir es par.La suma de los bits que son unos, contando datos y bit de paridad dar siempre como resultado un nmero par de unos.

3. PARA EL CIRCUITO DEL SUMADOR COMPLETO DE 1 BIT, ESCRIBIR SU TABLA DE VERDAD Y LAS FUNCIONES CI+1, SI

Tabla de verdad

Tabla de karnaugh S

Tabla de karnaugh Cout Empleando Karnaugh obtenemos

Otra manera de expresar el acarreo de salida es, ahorramos una puerta OR adicional.

y asi nos

4. DIBUJAR EL DIAGRAMA LGICO DEL SUMADOR BINARIO DE 4 BITS 7483 E INDICAR EN FORMA RESUMIDA SU FUNCIONAMIENTO

v Funcionamiento del sumador de 4 bits 7483: Es un sumador completo que ejecuta la suma de dos nmeros binarios de cuatro bits. Hay salida de suma por cada bit y el acarreo resultante (C4), se obtiene del cuarto bit. Est diseado para velocidades medias-altas de funcionamiento, con bits mltiples de suma en paralelo y acarreo en serie. Tensin de alimentacin.......................4,5V a 5,25V. Temperatura de funcionamiento.............0 a 70C. Cargabilidad de salida normalizada C4......5 U.L. Cargabilidad de las salidas de suma.........10 U.L. Tensin de entrada alta mnima..............2V. Tensin de entrada de alta mxima.........0,8V.

5. Indicar las modificaciones que hara para utilizar el CI 7483 como: a) Sumador/Restador de complemento a uno.

b) Sumador/Restador de complemento a dos.

6. Disear un circuito comparador de 2 nmeros de 2 bits y otro de 4 bits DISEO DE UN COMPARADOR DE 2 NUMEROS DE 2 BITS Para este caso solo se requiere crear la tabla de verdad correspondiente y luego determinar las funciones booleanas que producen las salidas requeridas. Sean A y B entradas de un bit, entonces: A B A<B A=B A>B

Figura.1 Diagrama de un comparador binario de 2 bits.

DISEO DE UN COMPARADOR DE 2 NUMEROS DE 4 BITS

Comparador de 4 bits

7. Dibujar el diagrama lgico del comparador de 4 bits 7485 y explicar su funcionamiento

Este circuito integrado contiene un comparador de dos datos de 4 bits cada uno. La relacin de pines de este integrado es la siguiente: A>B, A<B, y A=B: entradas de comparacin en cascada activas a nivel alto (1) A>B, A<B, y A=B: salidas de comparacin activas a nivel alto (1). A0, A1, A2, A3: entradas del dato A. B0, B1, B2, B3: entradas del dato B.