OSCILADORES PFC - Gbetancort PDF

DISEO DE UN OSCILADOR CONTROLADO POR TENSIN (VCO) EN TECNOLOGA SiGe 0.
35 m PARA EL ESTNDAR DVB-H
Autor: Gerardo Betancort Gonzlez Fecha: Septiembre 2006
Titulacin: Ingeniera Electrnica Tutores: Francisco Javier del Pino Surez Sunil Lalchand Khemchandani
Diseo de un oscilador controlado por tensin (VCO) en tecnologa SiGe 0.35 m para el estndar DVB-H
Estructura del proyecto

Introduccin Conceptos bsicos de los osciladores Tecnologa S35D4 Objetivos Estado del arte Desarrollo del ncleo del oscilador Diseo final del VCO Layout del oscilador Conclusiones Presupuesto
Bloque I
Bloque II
Bloque III
Gerardo Betancort Gonzlez
Septiembre 2006
Introduccin
Septiembre 2006
Introduccin
DVB-H es una adaptacin de DVB-T
Con requisitos de dispositivos mviles (muy bajo consumo) Con posibilidades TCP/IP
Gestin del consumo de batera Handover eficaz Escalabilidad y flexibilidad Cobertura mundial
Qu es la DVB-H?
El estndar se recoge en ETSI EN 302 304 V1.1.1
Septiembre 2006
Introduccin
3G es una tecnologa costosa El broadcasting es una tcnica ms barata Los dispositivos handheld tienen particulares requerimientos en trminos de consumo de potencia, tamao de pantalla y movilidad
Por qu la DVB-H?
Septiembre 2006
Introduccin
Tx RF
Rx RF
Septiembre 2006
Introduccin
El receptor DVB-H
CABEZAL RF
ADC
DEMODULADOR DIGITAL
Septiembre 2006
Introduccin
El cabezal DVB-H
Etapa RF
Mezclador
Etapa IF
Sintetizador
Septiembre 2006
Introduccin
El PPL ideal
Kd
F(s) Vd Filtro paso bajo Vc
Kv
Detector de fase
o
VCO
Septiembre 2006
Introduccin
El Sintetizador
Kd
F(s) Vd Filtro paso bajo Vc
Kv
r,fr
Detector de fase
o=N r fo=Nfr
VCO
o/N,fo/N
Septiembre 2006
Introduccin
Banda de frecuencias DVB-H
Banda
Frecuencia inferior (MHz) 470
Frecuencia superior (MHz) 862
UHF
fc = 470MHz + 4MHz + ( N 21) 8MHz,
N = 21,...,69
Septiembre 2006

Bloque I
Bloque II
Bloque III
Septiembre 2006
Conceptos bsicos de los osciladores

El VCO
t Vo = Vc cos 2 KVCO Vtune dt + f o t 0
Vtune 1
Vtune 2
Vtune 3
Septiembre 2006

El VCO
IDEAL
t
REAL
O armnicos de orden impar ruido de fase
noise floor
3O
5O
t (jitter)
Vo = (Vc + ( t ) ) cos ( t + ( t ) )
o
Septiembre 2006

Teora bsica
+ A
condicin de arranque
AB > 1
B
AB (dB)
AB > 0 dB 0 dB [AB] 180 f
condicin de Barkhausen AB 1 = 0dB AB = 180
Septiembre 2006

Clasificacin RC
Presentan un rea pequea, pero consumen ms potencia y producen mucho ms ruido. Topologas tpicas son: osciladores en anillo, osciladores basados en integradores y los osciladores de relajacin.
LC
Suelen presentar una rea mucho ms grande (debido a los elementos resonantes), pero el consumo y ruido asociado es bastante menor. Topologas tpicas: los osciladores basados en tanques LC, los basados en micro-strips, los basados en resonadores dielctricos, los osciladores a cristal y los osciladores SAW.
Septiembre 2006

Oscilador LC
C
O
o = 1
LC
Septiembre 2006

Oscilador LC
io gm R L C vo R L C Rn= -1/gm
VDD
VDD
R VDD Rn
Rn= -2/gm
Septiembre 2006

Oscilador LC
Estabilizacin de amplitud
Autolimitacin
gm gm-max
io = tanh ( vi ) io gm = = sech ( vi ) vi
VDD
vi
CAG
R L C
CAG
Septiembre 2006

Parmetros caractersticos
Frecuencia Margen de sintona Constante de sintona Nivel de armnicos Rendimiento Pulling Pushing
f f potencia en la potencia del armnico i PLPi 1 f 00 carga = pushing = nivel rendimiento de armnico = = pulling = = o TR potencia DC P V potencia del fundamental P f 0 ZCC 1 DC L 2 LC
f =
Septiembre 2006

Ruido de fase
IDEAL REAL
Vout = Acos (ot + )

Vout = Acos t + t ( ) o
Septiembre 2006

Medida del ruido de fase
dB Pportadora 1Hz L()=Pc -PN() PN() o o+
L(f) fo/2Q (a) 1/f3 1/f2 fc L(f) 1/f3 1/f f
Modelo de Leeson
fc (b)
fo/2Q
2 fc fo L ( f ) = 177( dBm ) Pout ( dB ) + F ( dB ) + 10 log 1 + 1 + 2 f Q f
Septiembre 2006

Problemas del ruido de fase
seal deseada
canal canal PAL-G adyacente
Receptor SNR
1 2
1 2
Septiembre 2006

Bloque I
Bloque II
Bloque III
Septiembre 2006
Tecnologa S35D4
Septiembre 2006
Tecnologa S35D4
Componentes
Septiembre 2006
Tecnologa S35D4
Componentes
El varactor
Varactor de unin pn: jvar Varactor MOS: cvar
Septiembre 2006
Tecnologa S35D4
Componentes
La bobina
Port P1 Num=1
C C1 C=Cox
L L1 L=Ls C C3 C=Cp
C C2 C=Csub
R R1 R=Rsub
R R2 R=Rs
Port P2 Num=2
Septiembre 2006

Bloque I
Bloque II
Bloque III
Septiembre 2006
Objetivos
Disear un VCO completamente integrado con la tecnologa S35D4 para el sintetizador del receptor DVB-H con las caractersticas proporcionadas por el estndar.
Rango de frecuencias a generar
De 470 MHz a 862 MHz
Ruido de fase
-107 dBc/Hz para un offset de 100 KHz
Septiembre 2006

Bloque I
Bloque II
Bloque III
Septiembre 2006
Estado del arte

VCO de Patrick Antoine
Batera de varactores MOS. Control analgico y digital. Impedancia negativa con MOSFET p y n. Poco sensible a perturbaciones externas debido al regulador propio.
Septiembre 2006
Estado del arte

VCO de Andreas Kmpe y Hkan Olsson
Rango de sintonizacin de una octava.

Vtune+
Regulacin digital de la tensin de alimentacin. Configuracin antiparalelo de los varactores.
Vtune-
Septiembre 2006
Estado del arte

VCO de Jing-Hong Conan Zhan
Condensador de degeneracin de emisor. Mejora el ruido de fase. Resistencia negativa ms eficiente.

Gerardo Betancort Gonzlez Septiembre 2006
Estado del arte

VCO de Dawn Wang y Xudong Wang
La configuracin CMOS presenta mejor ruido de fase para offset altos, y en general es ms eficiente que la bipolar. Utiliza varactores MOS y pn.
Septiembre 2006
Estado del arte

VCO de Jen-Lung Liu
Inductancias externas, gran factor de calidad. Configuracin emisor comn de los buffers de salida. Configuracin del divisor capacitivo.
Septiembre 2006

Bloque I
Bloque II
Bloque III
Septiembre 2006
Desarrollo del ncleo del oscilador

Flujo de diseo
1) Determinacin de las especificaciones 2) Eleccin de la arquitectura 3) Diseo a nivel esquemtico y simulaciones
ADS
Cumplen las especificaciones?
No
CADENCE
4) Diseo a nivel layout y simulaciones post-layout
S
Cumplen las especificaciones generales?
No
5) Fabricacin 6) Medida del diseo
Septiembre 2006

Eleccin de la arquitectura
Septiembre 2006

Clculo de la densidad de corriente para mnimo ruido
V_DC SRC1 R R1 R=Rload R R2 R=Rload
V_DC SRC3
L L1
Vmenos
Vmas
L L2
V_DC SRC4
Iref = dl Area
npn121 Q3 C C1
npn121 Q2
Vmenos
C C2
1 T1
1 T2
Term Term2 I_DC SRC2
Vmas
3
TF3 TF2
TF3 TF1
1 T1
2
1 T2
Term Term1
Septiembre 2006

Clculo de la densidad de corriente para mnimo ruido
35
30
N Fm in
25
m1 m1 indep(m1)=0.025 plot_vs(NFmin, Iref)=22.884 freq=3.500000GHz
20
15
10 0.000 0.005 0.010 0.015 0.020 0.025 0.030 0.035 0.040 0.045 0.050
Iref
Septiembre 2006

Amplificador de resistencia negativa
Zin
m1 freq=2.200GHz Zin=-143.675 - j125.124
freq 1.000 GHz 1.100 GHz 1.200 GHz 1.300 GHz 1.400 GHz 1.500 GHz 1.600 GHz 1.700 GHz 1.800 GHz 1.900 GHz 2.000 GHz 2.100 GHz 2.200 GHz 2.300 GHz 2.400 GHz 2.500 GHz 2.600 GHz 2.700 GHz 2.800 GHz 2.900 GHz 3.000 GHz 3.100 GHz 3.200 GHz 3.300 GHz 3.400 GHz 3.500 GHz
Zin -159.576 - j58.096 -158.688 - j63.831 -157.718 - j69.544 -156.666 - j75.234 -155.534 - j80.900 -154.322 - j86.539 -153.031 - j92.149 -151.661 - j97.730 -150.215 - j103.279 -148.692 - j108.794 -147.093 - j114.274 -145.421 - j119.718 -143.675 - j125.124 -141.857 - j130.490 -139.969 - j135.816 -138.010 - j141.099 -135.984 - j146.338 -133.890 - j151.532 -131.730 - j156.679 -129.506 - j161.779 -127.219 - j166.831 -124.870 - j171.832 -122.460 - j176.783 -119.992 - j181.681 -117.466 - j186.527 -114.885 - j191.319
I_AC Vx Vmas npn121 Q1 npn121 Q2
Zin
Vmenos
-250
-200
-150
-100
-50
50
100
150
200
250
m1
I_DC SRC1 Idc=Iref
freq (1.000GHz to 3.500GHz)
Z in =
Vx 2r 2 = ix (1 ) gm
gm =
IC VT
Septiembre 2006

Eleccin del varactor
240
220
jvar
f0 varactor MOS varactor PN
200
180
160
140
QCVAR QJVAR
120
100
80
60
cvar
Vtune
0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.2 3.4 3.6
40
20
freq, GHz
Septiembre 2006

Diseo del tanque
fo =
V_DC SRC4 L L2 L L1
1 2 LC
Varactor (pF)
22.93 6.8
Banda
Init Cond
Bobina (nH)
5
C C1
InitCond InitCond1
C C2
470 862 MHz
0.6
Vmas npn121 Q1
Vmenos
0.4
Vmas-Vmenos
npn121 Q2
0.2 0.0 -0.2 -0.4 -0.6 -0.8 66.2 66.4 66.6 66.8 67.0 67.2 67.4 67.6 67.8 68.0 68.2 68.4 68.6 68.8 69.0
I_DC SRC1 Idc=Iref
time, nsec
Septiembre 2006

El divisor capacitivo
800
V_DC SRC4
600
INDQ L1
INDQ L2 m1
m2
400
C C1 C=Ctanq X Vb1
C C2 C=Ctanq
m1
Y
time=22.25nsec Vdivisor=0.385 Cinferior=8.000000E-12
Vcc C C1 C=Csuperior
m2 time=24.25nsec Vdivisor=0.714 Cinferior=2.000000E-12
200
Vdivisor, mV
Z1 =
Vb2 R R3 R=Rbias R R4 R=Rbias npn121 Q2
1 j w Csuperior
1 j w Cinferior
25.0 25.2 25.4 25.6
0 npn121 Q1 -200
Vdivisor
-400
C C3 C=Cbias
V_DC C SRC5 Vdc=Vbias C4 C=Cbias
C C2 C=Cinferior
Z2 =
-600
-800 20.8 21.0 21.2 21.4
I_DC SRC1 21.8 21.6 Idc=Iref
22.0
22.2
22.4
22.6
22.8
23.0
23.2
23.4
23.6
23.8
24.0
24.2
24.4
24.6
24.8
time, nsec
Septiembre 2006

Diseo del tanque
Banda
V_DC SRC4 INDQ L1 jvar X2 jvar X1 INDQ L2
Bobina (nH) 5 5 1 2 0.8
Varactor (pF) 22.93 6.8 1.43 0.42 7.1 2.1 3.5 1 8.5 2.6
470 862 MHz 1880 3448 MHz
Y X
1880 3448 MHz 1880 3448 MHz
Vb1 npn121 Q1 C C3 R R3 R=Rbias
Vb2 R R4 R=Rbias C C4 npn121 Q2
1880 3448 MHz
V_DC SRC5 Vdc=Vbias
Varactores
I_DC SRC1 Idc=Iref
Capacidad inferior (pF) 1.84 3.69 5.54
Capacidad superior (pF) 3.64 7.30 10.95

Septiembre 2006
1 varactor 2 varactores 3 varactores

Diseo del tanque
L L1 V_DC SRC4 jvar X1 V_DC SRC6 Vdc=Vtune jvar X2 L L2
Banda 940 1724 MHz

Clculos tericos (MHz) 1727 1281 Resultados en ADS (MHz) 1728 1233 1281 1030 1067 907 Valor capacitivo (pF) Varactor + C1 Varactor + C1 + C2 Varactor + C1 + C2 + C3
C C8 C=C2 VtStep SRC7 Vlow=0 V Vhigh=3.3 V Delay=60 nsec Rise=1 nsec VtStep SRC8 Vlow=0 V Vhigh=3.3 V Delay=120 nsec Rise=1 nsec X
C C11 C=C2
SwitchV L3
C C9 C=C3
C C12 C=C3
SwitchV L4
1285 1066 1071 934
Y InitCond InitCond1
Init Cond
C C6 Vb1 npn121 Q1 C C3 V_DC SRC5 Vdc=Vbias R R3 R=Rbias
C C5 Vb2 R R4 R=Rbias C C4 npn121 Q2
1 varactor C1 C2 C4
1.84 pF 3.64 pF 0.07 pF 1.63 pF 1.6 pF
I_DC SRC1 Idc=Iref
Septiembre 2006

Conmutador ideal
L L1 V_DC SRC4 jvar X1 V_DC SRC6 Vdc=Vtune jvar X2 L L2
1.8E9 1.6E9 1.4E9 1.2E9
m6
m4 m2 m1 m2 time=45.33nsec Frecuencia=1.072E9 Vtune=0.000000 m1 time=34.60nsec Frecuencia=9.155E8 Vtune=3.300000

0 10 20 30 40 50 60 70
m5
m3 m4 time=95.09nsec Frecuencia=1.289E9 Vtune=0.000000 m3 time=85.03nsec Frecuencia=1.039E9 Vtune=3.300000

80 90 100 110 120 130
C C8 C=C2 VtStep SRC7 Vlow=0 V Vhigh=3.3 V Delay=60 nsec Rise=1 nsec VtStep SRC8 Vlow=0 V Vhigh=3.3 V Delay=120 nsec Rise=1 nsec X
C C11 C=C2
SwitchV L3
Frecuencia
1.0E9 8.0E8 6.0E8
C C9 C=C3
C C12 C=C3
SwitchV L4
4.0E8 2.0E8
Y InitCond InitCond1
0.0
m6 time=170.8nsec Frecuencia=1.728E9 Vtune=0.000000 m5 time=144.8nsec Frecuencia=1.233E9 Vtune=3.300000

140 150 160 170 180
Init Cond
time, nsec
C C6 Vb1 npn121 Q1 C C3 V_DC SRC5 Vdc=Vbias R R3 R=Rbias
C C5 Vb2 R R4 R=Rbias C C4 npn121 Q2
6 4 2
X-Y
0 -2 -4
I_DC SRC1 Idc=Iref
-6 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140
time, nsec
Septiembre 2006

Conmutador real
V_DC SRC13 L L1 V_DC SRC6 Vdc=Vtune jvar X2 vdp1 vdp1 vdn1 VtStep SRC9 Vlow=3.3 V Vhigh=0 V Delay=35 nsec
In nmosgate Out pmosgate
L L2
jvar X1
3
VtStep SRC7 Vlow=0 V Vhigh=3.3 V Delay=35 nsec
tx_gate X3 C C11 C=C2
2
t
Port nmosgate Num=3
C C8 C=C2
In
vdn1 vdp2
nmosgate Out pmosgate
tx_gate X4 C C13 C=C3
-1
Vin nmos4 MN1
Vout Port Out Num=2
vdp2 VtStep SRC8 t Vhigh=3.3 V Delay=60 nsec Rise=0 nsec
vdn2 VtStep SRC10 t Vlow=3.3 V Vhigh=0 V Delay=60 nsec
X-Y
C C12 C=C3
vdn2
Init Cond
InitCond InitCond1 C C5 Vb2
C C6 Vb1 npn121 Q1 C C3 R R3 R=Rbias
Port In -2 Num=1
-3 0 5 10
R R4 R=Rbias C C4
npn121 Q2
15
20
25
30
35
40
45
50
55
60
65
70
75 V_DC
80
85
90
time, nsec
SRC5 Vdc=Vbias
I_DC SRC1 Idc=Iref
Septiembre 2006

Componentes ideales / componentes reales
2000 1800 1600 1400
m1
Fre cuen cia
1200 1000 800 600 400 200
m2
1.0 0.8 0.6 0.4 0.2
0 0 5 10 15 20
m1 time=28.23nsec Frecuencia=1626.993 Vtune=0.000000

25 30 35 40 45 50 55 60 65 70

75 80 85 90
time, nsec
2200
X- Y
0.0 -0.2 -0.4 -0.6 -0.8 -1.0 0 5
2000
1800
m1 time=28.12nsec Frecuencia=1744.605 Vtune=0.000000 m1
1600
Frecuencia
1400
m2
m3 time=55.86nsec Frecuencia=1341.938 Vtune=0.000000 m4 time=58.51nsec Frecuencia=1106.889 Vtune=3.300000 m3 m4
m5 time=83.35nsec Frecuencia=1168.201 Vtune=0.000000 m6 time=86.48nsec Frecuencia=1003.439 Vtune=3.300000 m5

65 70 75 80
m7 time=114.4nsec Frecuencia=1055.277 Vtune=0.000000 m8 time=117.9nsec Frecuencia=929.306 Vtune=3.300000
1200
1000
10
15
20
25
30
35
40
45
50
55
60
m6
m7
85 90 95 100 105 110 m8 115 120
800

5 10 15 20 25 30 35 40 45 50 55
time, nsec
600 60 65 70 75 80 85 90 95 100 105 110 115 120
time, nsec
Septiembre 2006

Optimizacin del circuito tanque
Margen de fase (dBc/Hz) a 100 KHz de offset -109 / -111 -102 / -109 -102 / -103 -102 / -103
Sub-bandas Sub-banda 1 Sub-banda 2 Sub-banda 3 Sub-banda 4
Frecuencias (MHz) 1730 1288 1348 1108 1173 1005 1059 930
Septiembre 2006

Optimizacin del circuito tanque
Alternativas
Situar dos conmutadores. Introducir varactores JVAR en vez de condensadores tpicos. En vez de conmutar valores capacitivos, conmutar niveles de tensin. Variar el ancho del transistor de conmutacin para lograr un mejor resultado del ruido de fase.
Septiembre 2006

Degeneracin de emisor 1
V_DC SRC13 INDQ L1 jvar X1 cmim C26
In
V_DC SRC6 Vdc=Vtune jvar X2 gnd

nmosgate Out
INDQ L2
Sub-bandas
Sub-banda 1 (varactor) Sub-banda 2 (conmutador s1) Sub-banda 3 (conmutador s2) Sub-banda 4 (conmutador s3)
Frecuencias (MHz) 1728 1325 1403 1173 1246 1079 1154 1019 1024 928
Ruido de fase (dBc/Hz) a 100 KHz de offset -109 -110 -107.4 -109.2 -107.4 -108.9 -107.8 -109 -107 -108.1
cmim C27 cmim C17 cmim C29
cmim C16 cmim C28 vcc V_DC SRC17 Vdc=3.3 V gnd
tx_gate_nmos X3 gnd
nmosgate In Out
V_DC SRC18 Vdc=0 V
cmim C18 cmim C20
tx_gate_nmos X4 gnd
nmosgate In Out
cmim C19 cmim C21
cmim C40
tx_gate_nmos X5 gnd
nmosgate In Out
cmim C41
cmim C37 X cmim C30 cmim C22
tx_gate_nmos X6 InitCond InitCond1

Init Cond
cmim C36 cmim C31 cmim C23 Y
Sub-banda 5 (conmutador s4)
npn121 npn121 Q4 Q1 cmim C25 C C35
rpolyh R5
rpolyh R6 cmim C24 V_DC SRC5 Vdc=Vbias
npn121 npn121 Q2 Q3
rea de los transistores del par diferencial Corriente por la rama diferencial Capacidad de degeneracin en cada rama Capacidad de degeneracin en cada rama Valor de la bobina Capacidad mxima del varactor
A = 44 6.4 mA 20 pF pF 20 4.1 nH 2.66 pF
rpolyh R8
C C34 rpolyh R7
I_DC SRC1 Idc=Iref
Septiembre 2006

Degeneracin de emisor 2
V_DC SRC13 Vdc=3.3 V Bobina_3_2 X8
1 2
V_DC SRC6 Vdc=Vtune jvar X1 jvar X2 vcc

nmosgate In Out
Bobina_3_2 X7
1 2
Sub-bandas
Sub-banda 1 Sub-banda 2 (s1) Sub-banda 3 (s2) Sub-banda 4 (s3)
Frecuencias (MHz) 1737 1307 1417 1168 1251 1076 1118 991 1033 933
Ruido de fase (dBc/Hz) a 100 kHz de offset -108.4 -112.56 -108.53 -110.53 -108.43 -110.17 -108 -109.5 -108 -109.21
vcc V_DC SRC17 Vdc=3.3 V
gnd V_DC SRC18 Vdc=0 V cmim C16
cmim C26
cmim C27 cmim C17 cmim C29 cmim C19 cmim C38 cmim C21 cmim C40 cmim C36 Y
tx_gate_nmos X3 cmim C28

In
vcc
nmosgate Out
cmim C18 cmim C39 cmim C20 cmim C41 cmim C37 X cmim C30
tx_gate_nmos X4 vcc
nmosgate In Out
tx_gate_nmos X5 vcc
nmosgate In Out
Init Cond
cmim C31 cmim C23
cmim C22
Sub-banda 5 (s4)
npn121 Q2 npn121 Q4
npn121 Q3
npn121 Q1
rpolyh R5
rpolyh R6
rea de los transistores del par diferencial

cmim C25 V_DC SRC5 Vdc=Vbias cmim C24
A = 48 5.5 mA 7 pF 4.1 nH 2.66 pF
Corriente por la rama diferencial Capacidad de degeneracin equivalente
I_DC SRC1 Idc=Iref
C C35 C=Cdegenerado
C C34 C=Cdegenerado
I_DC SRC19 Idc=Iref
Valor de la bobina Capacidad mxima del varactor
Septiembre 2006

Bloque I
Bloque II
Bloque III
Septiembre 2006
Diseo final del VCO

Optimizacin del ncleo del oscilador
V_DC SRC13 Bobina_4_1 X8
1 2
V_DC SRC6 Vdc=Vtune jvar X1 cmim C26 gnd

nmosgate In Out
Bobina_4_1 X7
1 2
jvar X2 cmim C27 cmim C17 cmim C29
vcc V_DC SRC17 Vdc=3.3 V
gnd V_DC SRC18 Vdc=0 V
cmim C16 cmim C28
Sub-bandas
tx_gate_nmos X3 gnd
nmosgate In Out
Frecuencias (MHz) 1751 1346 1429 1192 1249 1088 1125 1007 1022 933
Ruido de fase (dBc/Hz) a 100 KHz de offset -107.57 -112.234 -108.662 -110.641 -108.412 -110.2 -108.351 -109.853 -108 -109.3
tx_gate_nmos X4 gnd
In nmosgate Out
cmim C19 cmim C21
Sub-banda 1
cmim C40
tx_gate_nmos X5 gnd
nmosgate In Out
cmim C37 X cmim C30

Init Cond
cmim C36 Y cmim C31 cmim C23
Sub-banda 2 (s1) Sub-banda 3 (s2)
cmim C22
npn121 Q3
npn121 Q1
rpolyh R5
rpolyh R6
npn121 Q2
npn121 Q4
cmim C25
vcc
cmim C24
npn121 npn121 npn121 npn121 Q19 Q21 Q18 Q20 cpolyrf X9 I_DC SRC1 Idc=Iref I_DC SRC19 Idc=Iref
Septiembre 2006
Diseo final del VCO

Polarizacin del par diferencial
1.65 V
Vbias vcc
npn121 Q25
npn121 Q24
npn121 Q23
npn121 Q22
Septiembre 2006
Diseo final del VCO

Fuentes de corriente
Zo = ro rce = V AF / IeQ
Diseo final del VCO

Zo = oro / 2
Diseo final del VCO

Septiembre 2006
Diseo final del VCO

Bobina_4_1 X8
1 2
V_DC SRC6 Vdc=Vtune
Bobina_4_1 X7
1 2
jvar X1 cmim C26

In
jvar X2 gnd
nmosgate Out
V_DC SRC13
Sub-bandas
cmim C16 cmim C28
tx_gate_nmos X3 gnd
nmosgate
Frecuencias (MHz) 1734 1329 1426 1185 1248 1083 1124 1003 1020 930
Ruido de fase (dBc/Hz) a 100 KHz de offset -107.09 -110.985 -106.9 -108.131 -106.9 -108.3 -107.2 -108.4 -107.3 -108.24
cmim C18 cmim C20
cmim tx_gate_nmos C19 X4 gnd cmim C21

nmosgate In Out
In
Out
Sub-banda 1
cmim C40
cmim C41 cmim C37 X cmim C30
tx_gate_nmos X5 gnd
nmosgate In Out
tx_gate_nmos X6
cmim C36 cmim C31 Y
cmim C22
cmim C23
npn121 Q3
npn121 Q1 cmim C25
rpolyh R5
rpolyh R6 cmim C24
npn121 npn121 Q2 Q4
vcc rpolyh R7

nmos4 MN2
npn121 npn121 npn121 npn121 Q19 Q21 Q18 Q20
cpolyrf X9
nmos4 MN3
nmos4 MN1
Septiembre 2006
Diseo final del VCO

Esquemtico final en ADS
Bobina_4_1 X10
1 2
V_DC SRC6 Vdc=Vtune jv ar X1 cmim C26 gnd jv ar X2 cmim C27 cmim C17 cmim C28 gnd nmos4 MN12 cmim C19 gnd nmos4 MN13 cmim C21 cmim C29
Bobina_4_1 X11
1 2
V_DC SRC13
nmos4 MN1
cmim C16
npn121 Q7 C C43 C=50 pF X1
cmim C18 cmim C20
npn121 Q5 Y1 C C42 C=50 pF
cmim C41 cmim C37 X cmim C30 cmim C22
gnd
nmos4 MN14 cmim C36
cmim C40 Term Term1 Num=1 Z=50 Ohm
Term Term2 Num=2 Z=50 Ohm
Y cmim C31 cmim C23
rpoly 2 R7
npn121 Q3
npn121 Q1 cmim C25
rpoly h R5
rpoly h R6 cmim C24
npn121 npn121 Q2 Q4
v cc
npn121 Q18
npn121 Q19
npn121 Q21
npn121 Q20
cpoly rf X9
nmos4 MN2
nmos4 MN8
nmos4 MN6
nmos4 MN5
nmos4 MN10
Septiembre 2006
Diseo final del VCO

Buffers de salida
S(2,2)
freq (940.0MHz to 1.724GHz)

Diseo final del VCO

Esquemtico final en ADS
Bobina_4_1 X10
1 2
V_DC SRC6 Vdc=Vtune jv ar X1 cmim C26 gnd jv ar X2 cmim C27 cmim C17 cmim C28 gnd nmos4 MN12 cmim C19 gnd nmos4 MN13 cmim C21 cmim C29
Bobina_4_1 X11
1 2
V_DC SRC13
nmos4 MN1
cmim C16
npn121 Q7 C C43 C=50 pF X1
cmim C18 cmim C20
npn121 Q5 Y1 C C42 C=50 pF
cmim C41 cmim C37 X cmim C30 cmim C22
gnd
nmos4 MN14 cmim C36
cmim C40 Term Term1 Num=1 Z=50 Ohm
Term Term2 Num=2 Z=50 Ohm
Y cmim C31 cmim C23
rpoly 2 R7
npn121 Q3
npn121 Q1 cmim C25
rpoly h R5
rpoly h R6 cmim C24
npn121 npn121 Q2 Q4
v cc
npn121 Q18
npn121 Q19
npn121 Q21
npn121 Q20
cpoly rf X9
nmos4 MN2
nmos4 MN8
nmos4 MN6
nmos4 MN5
nmos4 MN10
Septiembre 2006

Bloque I
Bloque II
Bloque III
Septiembre 2006
Layout del oscilador

Simulacin del esquemtico en CADENCE
Sub-bandas Tensin de sintonizacin (V)
Vtune = 0 Vtune = 3.3 Vtune = 0 Vtune = 3.3 Vtune = 0 Vtune = 3.3 Vtune = 0 Vtune = 3.3 Vtune = 0 Vtune = 3.3
Frecuencias (MHz)
1735 1318 1422 1178 1245 1077 1121 997 1017 925
Ruido de fase (dBc/Hz) a 100 KHz de offset

-107.9 -113.0 -109.7 -111.4 -110.4 -111.8 -110.9 -111.8 -111.1 -111.7
Septiembre 2006
Sub-banda 1 Sub-banda 2 (s1) Sub-banda 3 (s2) Sub-banda 4 (s3) Sub-banda 5 (s4)


Simulacin del esquemtico en CADENCE
Septiembre 2006

Proceso de diseo
Tcnica del centroide-comn
A
Contorno Isobrico Stress
Stress a travs de la seccin B-B

Septiembre 2006

Proceso de diseo
Array de dos dimensiones
A A B
A B A A B
Septiembre 2006

Par diferencial
Septiembre 2006

Polarizacin del par diferencial
Septiembre 2006

Condensador de degeneracin
Septiembre 2006

Array de condensadores
Septiembre 2006

Varactores
Septiembre 2006

Septiembre 2006

Buffers de salida
Septiembre 2006

Bobinas
Septiembre 2006

Distribucin de los pads
C = 300 R = 200
fF
Septiembre 2006

Layout final
Septiembre 2006

Simulacin post-layout
Septiembre 2006

Caracterstica final
Sub-bandas Sub-banda 1 Sub-banda 2 (s1) Sub-banda 3 (s2) Sub-banda 4 (s3) Sub-banda 5 (s4)
Tensin de sintonizacin (V) Vtune = 0 Vtune = 3.3 Vtune = 0 Vtune = 3.3 Vtune = 0 Vtune = 3.3 Vtune = 0 Vtune = 3.3 Vtune = 0 Vtune = 3.3
Frecuencias (MHz) 1724.37 1376.49 1426.64 1219.17 1240.87 1101.2 1113.65 1011.87 1013.61 936.957
Ruido de fase (dBc/Hz) a 100 KHz de offset -108.0 -107.8 -107.8 -108.8 -108.1 -109.0 -108.5 -109.0 -108.5 -108.8
Septiembre 2006

Otras caractersticas
Tensin de alimentacin Tensin de sintonizacin Consumo de corriente total Potencia de consumo mxima Potencia de salida mxima Amplitud de seal de salida rea total
3.3 V De 0 V a 3.3 V 10.68 mA 32 mW -8.583 dBm Max: 340 mVpp; min: 257.6 mVpp 825.59 m x 1019.12 m = 841375.280 m2
Septiembre 2006

Componentes del circuito
Componente
Transistores del par diferencial Transistores de la fuente de corriente del par diferencial Transistores de los buffers Transistores de la fuente de corriente de los buffers Transistor de la rama de referencia de las fuentes de corriente Transistores del divisor de tensin Transistores de los conmutadores Resistencias de polarizacin del par diferencial Resistencia en la rama de referencia Divisor capacitivo Condensador de degeneracin Varactores (banda 1) Capacidad de la banda 2 Capacidad de la banda 3 Capacidad de la banda 4 Capacidad de la banda 5 Bobina
Modelo
npn121 nmos4 npn121 nmos4 nmos4 npn121 nmos4 rpolyh rpoly2 cmim cmimrf jvar cmim cmim cmim cmim IUMA
Unidades
4 2 2 2 1 4 4 2 1 2y2 5 2 2 2 2 2y2 2
Parmetros internos
A = 96 W = 120 m, L = 3.5 m, Number gates = 7 A=5 W = 135 m, L = 20 m, Number gates = 7 W = 120 m, L = 3 m, Number gates = 7 A = 0.8 W = 42 m, L = 0.35 m, Number gates = 7 R = 2002.04 m, W =10 m, L = 16.35 m R = 440 , W = 10 m, L = 85.8 m C = 740.65 fF y 74.643 fF C = 1 pF C = 1.89134 pF, A = 700 m W = 30 m, C = 1.11982 pF W = 28 m, C = 1.06322 pF W = 28 m, C = 1.06322 pF C = 699.694 fF y 439.561 fF L = 4.1 nH
Septiembre 2006

Bloque I
Bloque II
Bloque III
Septiembre 2006
Conclusiones
Curva de tensin-frecuencia
1800 1750 1700 1650 1600 1550 1500 1450 1400 1350 1300 1250 1200 1150 1100 1050 1000 950 900 0 0,25 0,5 0,75 1 1,25 1,5 1,75 2 2,25 2,5 2,75 3 3,3 Vtune (V)
Sub-banda 1 Sub-banda 2 Sub-banda 3 Sub-banda 4 Sub-banda 5
Frecuencias (MHz)
Septiembre 2006
Conclusiones
Curva del ruido de fase
Septiembre 2006
Conclusiones
Amplitud de oscilacin
Septiembre 2006
Conclusiones
Se lograron alcanzar los objetivos planteados
VCO completamente integrado Tecnologa de bajo coste (S35D4) Rango de frecuencia (940 MHz 1724 MHz)* Ruido de fase ( -107 dBc/Hz a 100 KHz de offset)
Se han planteado e introducido novedosas estructuras en la configuracin de un oscilador obtenindose adems buenos resultados
Septiembre 2006
Conclusiones
Hay motivos para ser optimistas de cara a la medida porque se tomaron considerables mrgenes de guarda Este trabajo pertenece a un proyecto de investigacin de mayor envergadura (RECITAL), en el que se trata de disear el receptor completo
Septiembre 2006
Conclusiones
Lneas futuras
Medida del diseo Diseo del divisor por dos Diseo del sintetizador Integracin en el receptor de DVB-H
Septiembre 2006

Bloque I
Bloque II
Bloque III
Septiembre 2006
Presupuesto
Concepto Trabajo tarificado por tiempo empleado Amortizacin del material hardware Amortizacin del material software Redaccin del proyecto Total (sin IGIC) IGIC (5%) TOTAL FINAL Coste () 32256 747.07 4954.18 2610.3 40567.55 2028.37 42595.92
Septiembre 2006
DISEO DE UN OSCILADOR CONTROLADO POR TENSIN (VCO) EN TECNOLOGA SiGe 0.35 m PARA EL ESTNDAR DVB-H
Autor: Gerardo Betancort Gonzlez Fecha: Septiembre 2006
Titulacin: Ingeniera Electrnica Tutores: Francisco Javier del Pino Surez Sunil Lalchand Khemchandani

OSCILADORES PFC - Gbetancort PDF

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

OSCILADORES PFC - Gbetancort PDF

Загружено:

Авторское право:

Доступные форматы

DISEO DE UN OSCILADOR CONTROLADO POR TENSIN (VCO) EN TECNOLOGA SiGe 0.

35 m PARA EL ESTNDAR DVB-H

Autor: Gerardo Betancort Gonzlez Fecha: Septiembre 2006

Estructura del proyecto

Gerardo Betancort Gonzlez

Gerardo Betancort Gonzlez

El estndar se recoge en ETSI EN 302 304 V1.1.1

Gerardo Betancort Gonzlez

Gerardo Betancort Gonzlez

Gerardo Betancort Gonzlez

Gerardo Betancort Gonzlez

Gerardo Betancort Gonzlez

F(s) Vd Filtro paso bajo Vc

Gerardo Betancort Gonzlez

F(s) Vd Filtro paso bajo Vc

Gerardo Betancort Gonzlez

Frecuencia inferior (MHz) 470

Frecuencia superior (MHz) 862

fc = 470MHz + 4MHz + ( N 21) 8MHz,

Gerardo Betancort Gonzlez

Estructura del proyecto

Gerardo Betancort Gonzlez

Conceptos bsicos de los osciladores

Gerardo Betancort Gonzlez

Conceptos bsicos de los osciladores

O armnicos de orden impar ruido de fase

Gerardo Betancort Gonzlez

Conceptos bsicos de los osciladores

AB > 0 dB 0 dB [AB] 180 f

condicin de Barkhausen AB 1 = 0dB AB = 180

Gerardo Betancort Gonzlez

Conceptos bsicos de los osciladores

Gerardo Betancort Gonzlez

Conceptos bsicos de los osciladores

Gerardo Betancort Gonzlez

Conceptos bsicos de los osciladores

Gerardo Betancort Gonzlez

Conceptos bsicos de los osciladores

Gerardo Betancort Gonzlez

Conceptos bsicos de los osciladores

Gerardo Betancort Gonzlez

Conceptos bsicos de los osciladores

Vout = Acos (ot + )

Conceptos bsicos de los osciladores

2 fc fo L ( f ) = 177( dBm ) Pout ( dB ) + F ( dB ) + 10 log 1 + 1 + 2 f Q f

Gerardo Betancort Gonzlez

Conceptos bsicos de los osciladores

canal canal PAL-G adyacente

Gerardo Betancort Gonzlez

Estructura del proyecto

Gerardo Betancort Gonzlez

Gerardo Betancort Gonzlez

Gerardo Betancort Gonzlez

Gerardo Betancort Gonzlez

Gerardo Betancort Gonzlez

Estructura del proyecto

Gerardo Betancort Gonzlez

Rango de frecuencias a generar

De 470 MHz a 862 MHz

-107 dBc/Hz para un offset de 100 KHz

Gerardo Betancort Gonzlez

Estructura del proyecto

Gerardo Betancort Gonzlez