Академический Документы
Профессиональный Документы
Культура Документы
Clasificacin
Una clasificacin bsica es la siguiente:
SPLD (Simple Programmable Logic Device) Device)
PROM (Programmable Read Only Memory) PLA (Programmable Logic Array) Array) PAL (Programmable ANDAND-Array Logic Logic) ) GAL (Generic Array Logic Logic) )
CPLD (Complex Programmable Logic Device) Device) FPGA (Field Programmable Logic Device) Device)
PROM
PROM (Ejemplo)
X = ABC + ABC + ABC Y = ABC + ABC Z = ABC + ABC + ABC + ABC
PLA
A mediados de la dcada de 1970 surgen los arreglos lgicos programables (PLA, Programmable Logic Array) Array). Tienen un arreglo AND programable seguido de un arreglo OR programable programable. . Pueden configurarse para operaciones lgicas AND y OR. OR. realizar
PLA
PLA (Ejemplo)
X = ABC + ABC + ABC Y = ABC + ABC Z = ABC + ABC + ABC + ABC
PAL
A finales de la dcada de 1970 surge el arreglo lgico AND programable (PAL, Programmable AND AND-Array Logic Logic) ) Mejora los tiempos de retardo del PLA El PAL consta de una arreglo AND programable y un arreglo OR fijo
PAL
PAL
X = ABC + ABC Y = ABC + ABC Z = ABC + ABC
GAL
Con los dispositivos PROM, PLA y PAL solo se pueden construir circuitos combinacionales Para crear circuitos secuenciales se requiere: Elementos de estado (Flip (Flip-Flop Flop) ) Seal de reloj Lneas de retroalimentacin Con estos requerimientos se crearon los arreglos lgicos genricos (GAL, Generic Logic Array) Array) Una GAL se basa en un Arreglo AND programable y macro celdas lgicas de salida
GAL
Combinacional
Secuencial
CPLD
Un CPLD es un dispositivo lgico programable complejo (Complex Programmable Logic Device) Son circuitos programables construidos con base en arreglos de bloques lgicos (LABs (LABs) ) Cada LAB contiene un conjunto de Macro celdas Con cada macro celda se puede realizar una funcin lgica independiente Los LABs se conectan entre si a travs de un arreglo de interconexiones programable Es posible realizar sistemas con mayor complejidad
FPGA
Un FPGA es un Arreglo de Compuertas Programable en Campo (Field Programmable Logic Device) Device) Son dispositivos programables que estn construidos con base en una matriz de bloques lgicos configurables (CLB (CLB) ) En cada CLB es posible desarrollar una funcin lgica independiente Entre los diferentes CLBs existen lneas de interconexin de diferentes tamaos que tambin son configurables Alrededor de la matriz se encentran bloques de entrada y salida (IOB) que tambin son configurables
FPGA
FPGA
Un FPGA es un arreglo de bloques lgicos programables colocados en una infraestructura de interconexiones programable; programable ; es posible programar la funcionalidad de los bloques lgicos, las interconexiones entre bloques y las conexiones entre entradas y salidas salidas. . Un FPGA es programable a nivel hardware hardware. . proporciona las ventajas de un procesador general y un circuito especializado reconfigurarse las veces que sea necesario su funcionalidad. funcionalidad. As, un FPGA de propsito que puede para depurar
El tamao y velocidad de los FPGAs son equiparables a los ASICs, ASICs , pero los FPGAs son ms flexibles y su ciclo de diseo es ms corto corto. .
Principales Fabricantes
22
IOBs
Los CLBs (Configurable Logic Blocks) constituyen los principales recursos lgicos para implementar circuitos combinacionales o secuenciales sncronos.
24
Interior de un Slice
1 CLB = 4 Slices
25
Bloques RAM
26
Bloques RAM
27
Multiplicadores Empotrados
28
Multiplicadores Empotrados
29
Tecnologa de Programacin
El fusible es el primer elemento programable por el usuario, utilizado en los ms simples PLDs. Actualmente se tienen diferentes tipos de interruptores programables para la configuracin de dispositivos de alta densidad, como CPLDs y FPGAs. Las propiedades de estos interruptores programables, como tamao, volatilidad, tecnologa de fabricacin, resistencia interna y capacitancia, determinan las principales caractersticas de una arquitectura FPLD.
El Antifusible ONO
Un antifusible es lo opuesto a un fusible. Es un circuito abierto hasta que se le hace circular una corriente (cerca de 5 mA). La corriente funde una capa aislante delgada para formar un enlace resistivo permanente.
La serie ACT de FPGAs de Actel utiliza esta tecnologa de programacin, en un antifusible conocido como PLICETM.
Un antifusible metal-metal permite una conexin directa a las capas metlicas y con sume menos rea (se reduce la capacitancia) en contraste a los antifusibles de poly-difusin (antifusible ONO).
Tambin puede ser utilizado para implementar lgica al estilo ANDalambrada, de esta forma proporciona lgica y ruteo.