1

Configuracin Cascodo BJT Circuito Lgico OR CMOS

Universidad de Concepcin Facultad de Ingeniera Departamento de Ingeniera Elctrica Rodrigo Mndez Leal, Mario Montorfano Silva

II. PROBLEMA DE DISEO

Resumen La configuracin Cascodo est compuesta por un acoplamiento directo entre un amplificador EC y otro BC. Esta configuracin le otorga una impedancia alta de entrada al circuito impuesta por EC, el cual suple la baja impedancia de entrada propia de amplificadores BC, y al presentar un BC este posee la ventaja de contar con caractersticas en frecuencias favorables, es decir, se mantiene una ganancia a medida que la frecuencia sube su valor. Algunas de las ventajas que se pueden obtener implementando esta configuracin son un aumento en ganancia, mayor ancho de banda y alta impedancia de entrada y salida. Disee el amplificador Cascodo de la figura para mxima excursin de voltaje, empleando BJT. Determine ancho de banda BW considere una frecuencia de corte baja en 50 Hz. Disee para Av = 120, una carga RL = 1k. Use Vcc = 24 V. Evalu la respuesta en frecuencia de Av, Ai , Zin y Zo y obtener los valores de potencia disipada en el circuito. Disee un circuito OR con CMOSFET, dos entradas, evale la lgica, el retardo, el rise y fall time, considerando alimentacin de 10V.

I. INTRODUCCION

Los amplificadores de una etapa, compuestos por transistores, son acoplados entre s para mejorar las falencias que estos presentan por si solos, estos son llamados amplificadores multietapa, son de uso habitual en la actualidad en dispositivos electrnicos. Los amplificadores multietapa presentan diferentes tipos de acoplamiento, los cuales otorgan al circuito distintas caractersticas. Entre los tipos de acoplamiento ms comunes estn: acoplamiento directo, capacitivo, por transformador, entre otros. Dos amplificadores estn acoplados directamente si la salida del primer amplificador se conecta a la entrada del segundo sin el uso de capacitores, este tipo de acoplamiento entre un EC y un BC da paso a la configuracin Cascode (o cascodo). La configuracin Cascode fue utilizada por primera vez en un artculo de FV Hunt y Hickman RW en 1939, en el cual se discute su aplicacin como estabilizador de voltaje.

Figura 2.1: Configuracin Cascodo.

III. DISEO A. Polarizacin

La cual coincide con la expresin de la ganancia de voltaje de un amplificador EC. Y por ltimo, la resistencia de salida es:

B. Pequea Seal
De la ec. 3.1 se despeja re:
Figura 3. a1- Modelo de Pequea Seal

Realizando un divisor de corriente para obtener la corriente ib. Adems, se sabe que:

Y, dado que Y, al despejar , corriente que impone el diseo, resulta:

Ahora, haciendo un divisor de corriente para obtener iL. Ahora, definido , se puede polarizar el amplificador.

Considerando adems, que las corrientes de colector son prcticamente iguales la corriente de carga iL resulta:

Luego, la ganancia de corriente Ai, es:

Se nota directamente que la impedancia de entrada es:

Pero considerando que

,
Figura 4. a2- Circuito equivalente DC Circuito Reducido

Ahora, la ganancia de voltaje se obtiene as:

Ecuacin 3.1

Dado que en un transistor BJT, las corrientes de colector y emisor son aproximadamente iguales, se tiene:

Reemplazando

de la ecuacin 3.2 queda:

Ahora, considerando que el valor de las corrientes de la base son siempre pequeas en comparacin a las de emisor y colector, se despreciarn para objetivo de anlisis. Debido a esto, y considerando que se utilizarn transistores iguales, se puede hacer un modelo equivalente con un solo transistor (Fig. 4 .a2), donde:

Con el fin de facilitar los clculos, creamos:

Cuyo valor se decidir ms adelante. Luego, despejando :

Ecuacin 3.2

De la malla 2: Y, el voltaje ser la mitad del voltaje en el transistor equivalente. Para mxima excursin, se debe cumplir:

Pero, de la malla 4:

Aplicando la ecuacin anterior en el circuito simplificado con un transistor equivalente:

Y, dado que las corrientes de base son aproximadamente cero, entonces se puede decir que:

Despejando

resulta: Reemplazando queda: en la ecuacin calculada en la malla 3,

Haciendo una LVK en la malla 1, y despejando

Ahora, con la mxima excursin asegurada, y la corriente y el voltaje en su punto de operacin, se procede a calcular las resistencias , y , mediante las mallas mostradas en la Fig.3.2. De la malla 3:

Finalmente, se obtiene

,
De todo lo anterior, se tiene el Cascodo polarizado.

C. Baja Frecuencia
Hasta ahora los anlisis que se han efectuado no incorporan el efecto de los capacitores, estos se consideraron lo suficientemente grande para comportarse como cortocircuito. Es de vital importancia realizar el anlisis de estos elementos para obtener el diseo exacto de lo requerido, dado que los capacitores separan las seales continuas de las alternas para que se trabaje en el punto de operacin deseado. Para el anlisis del comportamiento frecuencial se considerara el sgte. circuito:

Condensador C1:

Figura 3.c2: Ruta descarga condensador C1.

Aplicando equivalente Thvenin en los terminales a-b de la Fig. 3. c2 se obtiene:

Condensador C2:

Figura 3.c1: Circuito equivalente baja frecuencia.

Para este diseo se impone una frecuencia de corte fo=50 [Hz], para esto se proceder de la sgte manera: Se deja que un polo produzca la cada de 3 dB co mpleta y se establece el otro polo en una dcada inferior de frecuencia (de modo que tiene poco efecto en la frecuencia de codo). De esta manera, cuando la frecuencia se reduce hacia cero, se consigue el requerimiento de 3dB antes de que tenga efecto el segundo polo.

Figura 3.c3: Ruta descarga condensador C2.

Aplicando equivalente Thvenin en los terminales a-b de la Fig. 3. c3 se obtiene:

Condensador CB: Es decir, se asumir un polo dominante y con ello una separacin tal entre los polos que permitir analizar un capacitor sin que los otros tengan efectos sobre este. Para esto se utilizara lo sgte:

Donde es la frecuencia de corte, C el condensador a calcular y ZC es la impedancia que ve un capacitor, calculada mediante equivalente Thvenin, cortocircuitando los dems, esto viene a ser las rutas de descarga del condensador. Con este anlisis se proceder de la sgte. forma:

Figura 3. c4: Ruta descarga condensador CB.

Aplicando equivalente Thvenin en los terminales a-b de la Fig. 3. c4 se obtiene:

Condensador CE: Donde hie, es parmetro hibrido que corresponde a la resistencia re propia de cada transistor. Esto reduce el efecto de la capacitancia entre base y colector. Se escoge el transistor 2N2222 para realizar el anlisis, este transistor presenta las sgtes. Caractersticas obtenidas mediante Datasheet: Cob= 8 [pF]
Figura 3. c5: Ruta descarga condensador CE.

fT= 250 [MHz]

Donde Cob es la capacitancia de salida de la configuracin BC y fT es frecuencia en la cual la ganancia de corriente en cortocircuito del EC es 0 [dB]. Estos datos permiten calcula Cbe (Capacitor de la unin del colector).

Con las frmulas de los capacitores se elige el polo dominante como aquel capacitor que presente menor resistencia equivalente, los dems se sitan una dcada inferior considerando este criterio. Luego los valores capacitivos se presentan as:

Se calcula la frecuencia de corte para frecuencias altas, primero se analizar la frecuencia de EC, considerando Cbe y AvCE se obtiene:

Para la configuracin BC, se obtienen dos constantes de tiempo:

D. Alta Frecuencia
Para este anlisis se consideran las capacitancias internas de los transistores, los cuales son propios de cada transistor. Adems los capacitores de paso y de acoplamientos anteriormente obtenidos a alta frecuencias tienen un comportamiento de cortocircuito. Luego el circuito que representa la configuracin Cascodo en alta frecuencia es: ] = 68.196 [ps] Se encuentran estas dos constantes de tiempo, se obtendr la frecuencia asociada a estas, y de ellas se considerar la menor como fH, entonces:

Luego la respuesta en la etapa BC en alta frecuencia es:

Figura 3. d1: Circuito equivalente en alta frecuencia. (1) Configuracin EC (2) Configuracin BC

Se aprecia la configuracin EC (1) el cual ve la baja impedancia de entrada de BC (2), esto lleva a que la ganancia del amplificador EC:

As la respuesta a alta frecuencia del circuito es la menor entre la frecuencia de respuesta de EC y BC:

Dado que la frecuencia de corte inferior es mucho menor que la superior entonces tenemos que:

Con estos valores se obtienen los sgtes. Diagramas de Bode: Av:

E. Potencia
La potencia de entrada y salida estn determinada por respectivamente:

La potencia que es disipada por los transistores es el doble de la que disipa un transistor por s solo, es decir:

IV. RESULTADOS DISEO

Ahora, que ya se tienen las expresiones para todos los componentes del Cascodo, elegimos un y un tal que optimice nuestro circuito, para esto analizamos el valor de nuestros componentes para distintos valores de y . Elegimos y , y un transistor Q2N2222 que satisface las caractersticas de nuestro diseo. A continuacin se presentan los valores ideales, obtenidos mediante clculos, y los valores de simulacin, los cuales son valores de resistencia comerciales:
Figura 4.2: Magnitud y Fase Ganancia de Voltaje Av.

Componente Valor Terico Valor Simulacin RE 2.346 [k] 2.2 [k] R1 2.958 [k] 2.7 [k] R2 650 [] 650 [] R3 6.392 [k] 6.8 [k] C1 1.592 [uF] 1.592 [uF] C2 130.1 [uF] 130.1 [uF] CB 5.969 [mF] 5.969 [mF] CE 76 [mF] 76 [mF] Tabla 4.1: Comparacin datos diseo y datos simulacin.

El Diagrama de Bode permite verificar la ganancia de voltaje impuesta en AV=120, tambin que se obtiene la frecuencia de corte fo de 50 [Hz], adems de la frecuencia de corte para alta frecuencia en 39.789 [MHz]. Considerando la fase se aprecia que en la zona de frecuencias medias la se mantiene una desfase de -180. Ai:

Figura 4.3: Magnitud Ganancia de Voltaje Ai.

V. ANLISIS CIRCUITO LGICO OR

Las compuertas lgicas son dispositivos electrnicos que tienen un comportamiento booleano, mediante elementos internos que se switchean logrando as lgica de conmutacin. Existen una extensa gama de circuitos lgicos con su respectiva operacin lgica, entre ellos se encuentra el circuito OR cuya lgica se presenta en la siguiente tabla: A 1 0 1 0 B 1 1 0 0 OUT 1 1 1 0

Figura 4.4: Fase Ganancia de Voltaje Ai.

Zin:

Tabla 5.1: Lgica compuerta OR.

Esta compuerta cumple la funcin de adicin para los circuitos lgicos, y su smbolo es:

Figura 5.2: Smbolo de compuerta OR.

Figura 4.5: Magnitud Impedancia de entrada ZIN.

Zout:

Las compuertas lgicas permiten su implementacin en variadas formas, en esta ocasin se considerara el diseo de la compuerta lgica OR a partir de CMOS. Los cuales se conmutan considerando el voltaje de las entradas A y B, obteniendo as la salida OUT sujeta a la lgica OR. El circuito que implementa el comportamiento OR es el siguiente:

Figura 4.6: Magnitud Impedancia de salida ZOUT.

Figura 5.3: Circuito que implementa la lgica OR.

Con la intensin de mostrar la respuesta de este circuito a los 4 estados que componen la lgica, se presentaran la funcin de entrada A - B y la salida a estas.

rescata la alta impedancia de entrada. As se obtiene un amplificador con alta ganancia de voltaje y alta impedancias de entrada y salida. REFERENCIAS
[1] [2] C.J. Savant Jr., Martin S. Roden, Gordon L. Carpenter, Diseo Electrnico Tercera Edicin. Datasheet Transistor 2N2222 http://www.datasheetcatalog.org/datasheet/MicroElectronics/mXrurvs.p df

Figura 5.4: Comportamiento de circuito lgico.

La Fig. 5.4 muestra las grficas que permiten analizar la lgica, presentar las entradas A-B, las cuales conmutan de tal forma que logran presentar la lgica completa. Adems se presenta la salida, la cual responde a los requerimientos lgicos. Simulando para un pulso de entrada cuyo rise time es igual al fall time se obtiene en la salida: Entrada: Salida:

VI. CONCLUSIN
Se concluye que la configuracin Cascodo permite obtener un mayor ancho de banda para amplificar voltaje, esta presenta una frecuencia de corte mayor que la presentada por una configuracin EC o con resistor al emplearse el mismo transistor. Se comprob que esto se debe a la baja resistencia que ve el amplificador EC proveniente del amplificador BC, obteniendo as un menor efecto de la capacidad base colector. Se obtuvo adems que esta capacitancia es la que determina el polo dominante para altas frecuencias, lo que lleva a que el Efecto Miller reduzca bastante, logrando que el polo ocurra en una frecuencia ms alta. Tambin se observ que el amplificador BC presente no se ve afectado por efecto Miller antes descrito, y presenta un ancho de banda amplio. Esta configuracin presenta una alta ganancia de voltaje, la cual compensa la baja ganancia de su parte EC, pero de la cual