LABORATORIO N 2

Marco Terico
I. Rectificacin de Media Onda y Onda Completa a. Rectificacin de Media Onda El anlisis de los diodos se ampliar para incluir las funciones variables en el tiempo tales como la forma de onda senoidal y la onda cuadrada. La red ms simple que se examinar con una seal variable en el tiempo aparece en la figura No. 1. Por el momento se utilizar el modelo ideal para asegurar que el sistema no se dificulte por la complejidad matemtica adicional.

Figura 1. Rectificador de Media Onda A travs de un ciclo completo, definido por el periodo T de la figura 1, el valor promedio (la suma algebraica de las reas arriba y abajo del eje) es cero. El circuito de la figura No. 1, llamado rectificador de media onda, generar una forma de onda Vo , la cual tendr un valor promedio de uso particular en el proceso de conversin de ac a dc. Cuando un diodo se usa en el proceso de rectificacin, es comn que se le llame rectificador. Sus valores nominales de potencia y corriente son normalmente mucho ms altos que los diodos que se usan en otras aplicaciones, como en computadores o sistemas de comunicacin.

Figura 2. Regin de conduccin (0-T/2) Durante el intervalo t= 0 T/2 en la figura No. 1, la polaridad del voltaje aplicado Vi es como para establecer "preciso" en la direccin que se indica, y encender el diodo con la polaridad indicada arriba del diodo. Al sustituir la equivalencia de circuito cerrado por

el diodo dar por resultado el circuito equivalente de la figura No. 2, donde parece muy obvio que la seal de salida es una rplica exacta de la seal aplicada. Las dos terminales que definen el voltaje de salida estn conectadas directamente a la seal aplicada mediante la equivalencia de corto circuito del diodo. Para el periodo T/2 T, la polaridad de la entrada Vi es como se indica en la figura No. 3, y la polaridad resultante a travs del diodo ideal produce un estado "apagado" con un equivalente de circuito abierto. El resultado es la ausencia de una trayectoria para el flujo de carga y Vo= iR= (0) R=0 V para el periodo T/2 T. La entrada Vi y la salida Vo se dibujaron juntas en la figura No. 4 con el propsito de establecer una comparacin. Ahora, la seal de salida Vo tiene un rea neta positiva arriba del eje sobre un periodo completo, y un valor promedio determinado por: Vdc = 0.318 Vm Media onda (1.0)

Figura 3. Regin de no conduccin (T/2 T).

Figura 4. Seal rectificada de media onda. Al proceso de eliminacin de la mitad de la seal de entrada para establecer un nivel dc se le llama rectificacin de media onda. El efecto del uso de un diodo de silicio con VT= 0.7 V se seala en la figura 5 para la regin de polarizacin directa. La seal aplicada debe ser ahora de por lo menos 0.7 V antes que el diodo pueda "encender". Para los niveles de Vi menores que 0.7 el diodo an est en estado de circuito abierto y Vo = 0 V, como la misma figura. Cuando conduce, la diferencia entre Vo y Vi se encuentra en un nivel fijo de VT= 0.7 V y Vo = Vi VT, segn se indica en la figura. El efecto neto es una reduccin en el rea arriba del eje, la cual reduce de manera natural el nivel resultante del voltaje dc. Para las

situaciones donde Vm >> VT, la siguiente ecuacin puede aplicarse para determinar el valor promedio con un alto nivel de exactitud. Vdc = 0.318 (Vm VT) (2.0)

Figura 5. Efecto de VT sobre la seal rectificada de media onda. Si Vm es suficientemente ms grande que VT, la ecuacin (1.0) es a menudo aplicada como una primera aproximacin de Vdc. b. Rectificacin de Onda Completa Puente de Diodos El nivel de dc que se obtiene a partir de una entrada senoidal puede mejorar al 100% si se utiliza un proceso que se llama rectificacin de onda completa, La red ms familiar para llevar a cabo la funcin aparece en la figura 6 con sus cuatro diodos en una configuracin en forma de puente. Durante el periodo t= 0 a T/2 la polaridad de la entrada se muestra en la figura 7. Las polaridades resultantes a travs de los diodos ideales tambin se sealan en la figura 7 para mostrar que D2 y D3 estn conduciendo, en tanto que D1 y D4 se hallan en estado "apagado". El resultado neto es la configuracin de la figura 8, con su corriente y polaridad indicadas a travs de R. Debido a que los diodos son ideales, el voltaje de carga Vo = Vi, segn se muestra en la misma figura.

Figura 8. Trayectoria de conduccin para la regin positiva de Vi. Para la regin negativa de la entrada los diodos conductores son D1 y D4, generando la configuracin de la figura No. 9. El resultado importante es que la polaridad a travs de la resistencia de carga R es la misma que en la figura 7, estableciendo un segundo pulso positivo, como se indica en la figura 9. Despus de un ciclo completo los voltajes de entrada y de salida aparecern segn la figura. 10.

Figura 9. Trayectoria de conduccin para la regin negativa de Vi.

Figura 10 Formas de onda de entrada y salida para rectificador de onda completa Debido a que el rea arriba del eje para un ciclo completo es ahora doble, en comparacin con la obtenida para un sistema de media onda, el nivel de dc tambin ha sido duplicado y

Vdc = 2(Ec. 2.7) = 2(0.318 Vm) Onda completa (3.0)

Si se emplea diodos de silicio en lugar de los ideales como se indica en la figura 11, una aplicacin de la ley de Kirchhoff alrededor de la trayectoria de conductancia resultara Vi VT Vo VT = 0 Vo = Vi - 2VT Y El valor pico para el voltaje de salida Vo es, por tanto, Vo max = Vm - 2VT (4.0) Para las situaciones donde Vm >> 2VT. Puede aplicarse la ecuacin (4.0) para el valor promedio con un nivel relativamente alto de precisin.

Figura 11. Determinacin de Vomax para los diodos de silicio en la configuracin puente. Si Vm es lo suficiente ms grande que 2VT, entonces la ecuacin (3.0) a menudo se aplica como una primera aproximacin para Vdc.

II. Filtrado (condensador)

con

Capacitor

La tensin de salida del rectificador de 1/2 onda anterior (una onda pulsante) muestra con claridad un voltaje en corriente continua que se pueda aprovechar (no es constante). Pero si incluimos a la salida de este y antes de la carga un condensador (capacitor), este ayudar a aplanar la salida. Cuando el diodo conduce (semiciclo el capacitor se carga al valor pico del voltaje de entrada. positivo)

En el siguiente semiciclo, cuando el diodo est polarizado en inversa y no hay flujo de corriente hacia la carga, es el condensador el que entrega corriente a la carga (el condensador se descarga a travs de la resistencia de carga). El condensador al entregar corriente a la carga se descarga (disminuye el voltaje en sus terminales). Ver la figura anterior y la siguiente, donde se

puede ver con claridad la carga condensador. (La lnea roja) La tensin de rizado

del

condensador y descarga

del

A la variacin del voltaje (v) en los terminales del condensador (capacitor) debido a la descarga de este en la resistencia de carga se le llama tensin de rizado. La magnitud de este rizado depender del valor de la resistencia de carga y al valor del capacitor.

En el semiciclo positivo el transformador entrega corriente (a travs del diodo) al condensador C y a la resistencia RL, en el semiciclo negativo es el capacitor el que entrega corriente a la resistencia (se descarga). Si el capacitor es grande significa menos rizado, pero aun cumplindose esta condicin, el rizado podra ser grande si la resistencia de carga es muy pequea (corriente en la carga es grande)

1. Rectificacin a Media onda VDC -76.5mv 5.34v VAC 12.6v 6.53v

2. F VS i VRL

ltrado a Media Onda

Ce 1uF 10uF 470uF 2200uF

VRPP 12.5v 13v 2v 0.3v

VDC 5.43v 6.16v 14.95v 15v

VAC 6.64v 6.13v 0.668v 0.123v

Ce 1uF 10uF 470uF 2200uF

VRPP 16.2v 14v 1.25v 0.2v

VDC 10.09v 10.66v 15.15v 15.2v

VAC 5.15v 4.41v 0.3v 0.073v

3. Rectificacin a Onda Completa

4. Filtrado a Onda completa VS VRL VDC 0v 10.08v VAC 12.51v 5.34v

CUESTIONARIO

a. Corresponden los resultados obtenidos en el procedimiento 1 y 3 a lo esperado tericamente? Si no es as explique por qu. b. Del procedimiento 2 y 4 describa el comportamiento del voltaje de rizado en relacin al incremento de la capacitancia de filtrado. Explique el porqu de ese comportamiento. c. Corresponden los resultados obtenidos en los procedimientos 2 y 4 a lo esperado tericamente? Si no es as explique por qu.