UASLP FI

Laboratorio de Sistemas Digitales

Prctica 4

Prctica 4 Circuito Sumador Completo

4.1 Objetivo
El alumno disear un circuito sumador sumador/restador que trabaje con nmero positivos y negativos en complemento 2.

4.2 Antecedentes 4.2.1 Nmeros binarios con signo

En el sistema binario el signo de un nmero se denota por el bit del extremo izquierdo. Para un nmero positivo ese bit es igual a 0, y para un nmero negativo es igual a 1. Por tanto, en los nmeros con signo el bit del extremo izquierdo representa el signo y los restantes n-1 bits representan la magnitud. Los nmeros negativos pueden representarse de tres formas: signo y magnitud, complemento a 1 y complemento a 2. Por ejemplo, el nmero 9 binario se escribe en las tres modalidades tal como se ilustra en la Tabla 4.1.
Tabla 4.1 Representacin de signos en cantidades binarias.

Signo Magnitud Complemento 1 Complemento 2

+9 0 00 1001 0 00 1001 0 00 1001

-9 1 00 1001 1 11 0110 1 110 111

4.2.2 Suma aritmtica

Si ambos operandos tiene el mismo signo entonces la suma de los nmeros con signo y magnitud es simple. Se suman las magnitudes y se da a la suma resultante el signo de los operandos. Si los operandos tienen signos opuestos. Entonces es preciso sustraer el nmero ms pequeo del ms grande. Esto significa que tambin se necesitan circuitos lgicos que comparen y resten nmeros, por esta razn no se emplea la representacin signo y magnitud en las computadoras. Suma en complemento a 1. Una ventaja obvia de la representacin en complemento a 1 es que un nmero negativo se genera mediante la simple complementacin de todos los bits del correspondiente nmero positivo. Ejemplo, sume los siguientes nmeros. (-6) +(-9) -6 -9 -15 + 1 1 1 1 11 1010 1 11 0110 0 11 0000

Suma en complemento a 2. La suma de dos nmeros binarios con signos negativos representados por su complemento a 2 se obtiene de la suma de dos nmeros con sus bits de signo incluidos. Se descarta el acarreo del bit ms significativo (signo). Ejemplo: repitiendo la misma suma de (-6) +(-9). -6 -9 -15 + 1 + 1 1 0 1 11 1011 1 11 0111 0 00 1110 1 0 00 1111

25

UASLP FI

Laboratorio de Sistemas Digitales

Prctica 4

4.2.3 Resta en complemento a 2

La forma ms sencilla de realizar restas es negar el sustraendo y sumarlo al minuendo. Esto se hace encontrando el complemento a 2 del sustraendo y luego realizar la suma. Para facilitar el entendimiento de la sustraccin en complemento a 2, se realizarn los siguientes pasos para restar 6 4. Minuendo + 6 = 0110 Sustraendo + 4 = 0100 en complemento a 2 = 1100 0 1 10 + 1 1 00 1 00 10

4.2.4 Diseo de un sumador completo de dos bits

Una operacin bsica en las unidades de procesamiento aritmtico (ALU) es la suma. Esa unidad de procesamiento es la encargada de realizar la suma de dos nmeros de n bits que se almacenan en registros, sin embargo su principio de funcionamiento se basa en un sumador completo de dos bits. La tabla de verdad mostrada a continuacin obedece a un sumador completo de dos bits con carry de entrada.
Tabla 4.2 Tabla de verdad de un sumador completo con carry de entrada.

Cin 0 0 0 0 1 1 1 1

A 0 0 1 1 0 0 1 1

B Cout 0 0 1 0 0 0 1 1 0 0 1 1 0 1 1 1

S 0 1 1 0 1 0 0 1

En la tabla de verdad Cin es el carry de entrada, A y B son los operandos a sumar. Cout y S es el carry de salida y el resultado de la suma respectivamente. Empleando dos mapas K para sintetizar la tabla de verdad se obtienen las siguiente ecuaciones
S Cout = CAB + CAB + CAB + CAB = A B C = CA + CB + AB

El circuito que se obtiene de las expresiones anteriores se muestra en la siguiente figura

Cin A FA B Cout S

a)
Figura 4.2 Sumador completo con carry de entrada. a) Esquemtico, b) Diagrama a bloques.

b)

26

UASLP FI

Laboratorio de Sistemas Digitales

Prctica 4

4.3 Desarrollo de la prctica

a) Utilizando el ejemplo del sumador completo de dos bits. Disee un sumador completo que sume dos nmeros de dos bits. Es decir, A y B ahora sern dos nmeros de dos bits ms el carry de entrada. Tome de referencia el diagrama a bloques de la figura siguiente.

Figura 4.3 Sumador completo.

b) Agregue al circuito de salida un decodificador de BCD a 7 segmentos y un display de siete segmentos para exhibir su resultado. c) Compruebe las siguientes operaciones y realice una tabla con los datos de entrada y su resultado. a. 0+0 b. 0+2 c. 2+2 d. 3+3+Cin e. Las restantes.

4.4 Material y equipo Material

Cantidad 1 1 3 3 12 1 1 2 1 1 Elemento Fuente de 5V de CD Tablilla de conexiones Interruptores DIP Diodo Emisor de Luz Resistencias 1K Display 74LS47 74LS08 74LS32 74LS86 Descripcin Fuente de alimentacin Para circuitos integrados 4 entradas de cambio deslizable Estndar Para proteccin del interruptor y de los diodos emisores de luz nodo comn Decodificador BCD a 7 segmentos Compuerta AND de 2 entradas Compuerta OR de 2 entradas Compuerta XOR de entradas

Equipo
Cantidad Elemento 1 Unidad de cmputo 1 Probador lgico de CI

Descripcin Equipada con el programa CircuitMaker y/o Electronic Workbench Utilidad opcional para comprobar estado de los CI

4.5 Conclusiones y observaciones 4.6 Cuestionario

27

UASLP FI

Laboratorio de Sistemas Digitales

Prctica 4

1. Qu se requiere, para realizar la suma de dos nmeros con signo negativo representados en: complemento a 1 y complemento a 2? 2. Qu ventaja se tiene al utilizar dos o ms circuitos integrados 74286 (sumadores) al conectarse en cascada para la elaboracin de un sumador restador? 3. Por qu en los sistemas digitales actuales se emplea el sistema complemento 2 para efectuar las operaciones de adicin y sustraccin? 4. Disee un circuito sumador de nmeros BCD. Los nmeros pueden ser positivos o negativos.

Anexar la simulacin del circuito solicitado.

28