Universidad Catlica de Santa Mara

Programa Profesional de Ingeniera de Sistemas

Curso: Arquitectura del Computador

PRCTICA #3: COMPUERTAS LGICAS E IMPLEMENTACIN DE CIRCUITOS
LOGICOS COMBINACIONALES


Objetivos:
Reconocer en el software las compuertas lgicas bsicas y comprobar su
funcionamiento.
Simular y comprender el funcionamiento de circuitos lgicos en base a compuertas
lgicas.
Temas a Tratar:
Tabla de verdad de las Compuertas Lgicas.
Implementacin de circuitos digitales combinacionales.
Marco Terico:

1. Tipos de sistemas digitales:
La prctica trata sobre circuitos combinacionales, pero es importante saber que existen dos
tipos de sistemas digitales, y conocer la diferencia entre ellos:

1.1. Sistemas combinacionales:
Las variables de salida dependen en todo instante de los valores de las variables de
entrada.
1.1. Sistemas secuenciales:
Las variables de salida dependen de los valores de las variables de entrada, en
ese instante y de los valores internos de instantes anteriores.


Figura 1.Circuito combinacional representado en bloques.

2. Compuertas lgicas: Son Circuitos integrados que cumplen una funcin lgica
determinada. A continuacin se detallar la funcin que cumple cada una:
2.1. Inversor o compuerta NOT: Realiza la operacin inversin o complementacin,
cambia de un nivel lgico al opuesto. A continuacin se muestra la representacin
esquemtica y la tabla de verdad de la compuerta.

Figura 2.
Entrada Salida
A A
1 0
0 1

2.2. Compuerta AND: Puede tener 2 o ms entradas y realiza la operacin de
multiplicacin lgica. La figura siguiente muestra la representacin esquemtica de la
compuerta y la tabla de verdad correspondiente.

Figura 3.
Entradas Salida
A B X=A.B
0 0 0
0 1 0
1 0 0
1 1 1

2.3. Compuerta OR: Puede tener 2 o ms entradas y realiza la operacin de suma lgica.
A continuacin se observa la representacin esquemtica y la tabla de verdad de la
compuerta lgica.

Figura 4.
Entradas Salida
A B X=A+B
0 0 0
0 1 1
1 0 1
1 1 1

2.4. Compuerta NAND: El trmino NAND es una contraccin de NOT-AND, e implica
una funcin AND con su salida complementada. La compuerta NAND se puede
utilizar como una compuerta universal, es decir que las puertas NAND se pueden
combinar para implementar las funciones AND, OR y NOT. A continuacin se
observa la representacin esquemtica y la tabla de verdad de la compuerta NAND.

Figura 5.
Entradas Salida
A B X=(A.B)
0 0 1
0 1 1
1 0 1
1 1 0

2.5. Compuerta NOR: El trmino NOR es una contraccin de NOT- OR, e implica una
funcin OR con su salida complementada. Al igual que la compuerta NAND se puede
utilizar para implementar las operaciones AND, OR y NOT, de manera que se puede
utilizar para implementar cualquier circuito lgico. A continuacin podemos observar
la representacin esquemtica y la tabla de verdad de la compuerta NOR.

Figura 6.
Entradas Salida
A B X=(A+B)
0 0 1
0 1 0
1 0 0
1 1 0

2.6. Compuertas OR Exclusiva y NOR exclusiva: Realmente las compuertas OR
Exclusiva y NOR exclusiva se forman mediante combinacin de otras compuertas que
ya hemos tratado en los pasos anteriores, sin embargo, debido a su amplio uso en
muchas aplicaciones estas compuertas se tratan como elementos lgicos bsicos y
poseen su propio smbolo nico.
Compuerta OR exclusiva (XOR): Slo puede tener dos entradas y tiene nivel alto
cuando sus entradas tienen niveles opuestos. La figura siguiente muestra la
representacin esquemtica y la tabla de verdad de la compuerta.

Figura 7.
Entradas Salida
A B X=A+B
0 0 0
0 1 1
1 0 1
1 1 0

Compuerta NOR exclusiva (XNOR): Al igual que la XOR slo puede tener dos
entradas, se comporta como una XOR con su salida complementada, es decir, tiene
nivel bajo cuando sus entradas tienen niveles opuestos. En la figura siguiente se
observa la representacin esquemtica y la tabla de verdad de la compuerta.


Figura 8.
Entradas Salida
A B X=(A+B)
0 0 1
0 1 0
1 0 0
1 1 1

Material y Equipo:
Computador
Software de Simulacin Multisim 10

Procedimiento:

1. Dibuje el circuito de la figura 9 en Multisim, compruebe la salida del circuito mediante el
manejo de las entradas de la compuerta y llene en una hoja adicional la tabla de verdad.

Figura 9
2. En la figura del paso anterior intercambie el circuito integrado por cada una de las
compuertas estudiadas en el marco terico, anote la tabla de verdad en cada caso.
Key = A
Key = A
220
5 V
220
220
7408N
3. Dibujar el circuito de la figura 10, llene la tabla de verdad respectiva.


Figura 10.


4. De la figura 10 obtenga las expresiones lgicas de V1 y V2.

5. Dibuje el circuito de la figura 11 y halle la tabla de verdad que le corresponde. Indique
adems la ecuacin lgica correspondiente a la funcin X.


Figura 11



1X4SIP
10k
2345
1
7400N
74LS08D
330
X
74LS136N
A
0 0
LED1 LED1
220 220
V1 V2
6. Dibuje el circuito de la figura 12 obtenga la tabla de verdad y la expresin lgica de V1 y
V2

Figura 12

7. Simplifique la siguiente expresin lgica, dibuje y simule el circuito lgico
correspondiente y llene la tabla de verdad.

X(A,B,C)=(A+B+AB)(AB+AC+BC)

Cuestionario Final
1 Cul es la razn de conectar resistencias a tierra en cada una de las entradas y salidas de los
circuitos que se desarrollaron en la prctica?
2. Indique las caractersticas ms importantes de la familia lgica TTL

Conclusiones y Observaciones:







74S32D
330 330
7400N
V1
V2
1X4SIP
10k
2345
1
Hoja de Resultados

Apellidos y Nombre:Horario:

Pasos 1 y 2:

Inversor o compuerta NOT: Compuerta AND:








Compuerta OR: Compuerta NAND:
Entradas Salida
A B X=A+B
0 0
0 1
1 0
1 1

Compuerta NOR: Compuerta OR exclusiva (XOR):

Entradas Salida
A B X=(A+B)
0 0
0 1
1 0
1 1


Entrada Salida
A A
1
0
Entradas Salida
A B X=A.B
0 0
0 1
1 0
1 1
Entradas Salida
A B X=(A.B)
0 0
0 1
1 0
1 1
Entradas Salida
A B X=A+B
0 0
0 1
1 0
1 1
Compuerta NOR exclusiva (XNOR): Paso 3








Paso 4
V1(A)=
V2(A)=
V2(V1)=

Paso 5

A B C D X=
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1





Entradas Salida
A B X=(A+B)
0 0
0 1
1 0
1 1
A V1 V2
1
0
Paso 6 V1= V2=
A B C V2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Paso 7


A B C X=
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1