Caractersticas de las Placas Madre. 1. Form Factor 2. Chipset 2.1. Procesadores soportados 2.2.

Velocidad de los procesadores soportados 2.3. Ancho y velocidad de los buses de memoria 2.4. oporte para m!ltiples CP" 2.#. oporte para buses de $% 2.&. Funciones incorporadas 2.'. (denti)icaci*n 3. +ios 4. Procesador 4.1. Chipset 4.2. Volta,e 4.3. Velocidad del F + 4.4. oc-ets% lots #. +us #.1. +us del Procesador #.2. +us de Memoria #.3. +us de Cache #.4. +us .ocal #.#. +uses $st/ndares #.&. A0P Placas Madre 1omenclatura2 Motherboard ystem +oard Planar +oard +ase +oard Main +oard 3es-top +oard Proporcionan el soporte para los componentes de un istema Computador. 3e)inen las caractersticas del istema Computador. on la mani)estaci*n del concepto de Plata)orma 4(ntel 5 0uia del 3ise6ador de istemas PC72 PC 5 8or- tation 5 Mobile 999Vendra bien una )oto o un es:uema999 1.; Form Factor (ndica las caractersticas )sicas del soporte. 3imensiones< Forma< =uecos y molduras para di)erentes puertos< locali>aci*n para el conector de teclado< conectores e?ternos< suministro de potencia. .ocali>aci*n y orientaci*n de las tar,etas de e?pansi*n..

A@< +aby A@< .PA son obsoletas .as placas actuales se cataloBan como A@A y e?isten diversidad de variantes2 miniA@A microA@A Fle?A@A 1.A .ueBo est/n las ca,as :ue soportan a estas placas< :ue se distinBuen por tama6o< orientaci*n< huecos para los drivers< )acilidad de acceso< previsi*n para ventiladores accesorios< material de :ue est/ )abricada2 .oC;pro)ile des-top tandard des-top Micro toCer Mini toCer Mid toCer Full toCer 2.; Chip et Des el intermediario entre la CP"< la memoria y los componentes del sistemaE D$l chipset determina las principales caractersticas de la placa madre2 ; FuG procesador%es soporta ; FuG tipos de m*dulos HAM admite ; FuG tipos de bus soporta y a :uG velocidades ; FuG inter)aces de $% 1ormalmente los chipsets actuales se condensan en dos chips. Puede aparecer alB!n chip m/s de e?tensi*nde $ntrada% alida. Haro< pero posible< encontrar chipsets en un solo chip. .os chips se denominan colo:uialmente2 Puente norte 4CP"< Memoria< Video7 y Puente ur 4PC(< (3$< " +< I7 $l chipset de)ine la )uncionalidad de la placa madre. .as caractersticas :ue permite determinar son2 2.1 oporte para el procesador.. .os procesadores< en su proceso de evoluci*n tecnol*Bica< se clasi)ican en )amilias< y dentro de )amilias en Beneraciones< los procesos de una )amilia permiten asumir el so)tCare Benerado para las Beneraciones anteriores. 3entro de una Beneraci*n pueden surBir di)erentes modelos :ue se distinBuen por pe:ue6as variaciones tecnol*Bicas< a menudo me,oras en la velocidad de los buses< carencia o e?istencia de caches< soporte para multiprocesamiento. .os chipset se adaptan a las Beneraciones< pero tambiGn se van adaptando a los cambios tecnol*Bicos :ue van aparenciendo con los sucesivos modelos dentro de una Beneraci*n. (ntel2 Familia ?J&

0eneraciones2 JKJ&< JK2J&< JK3J&< JK4J&< Pentium< 4Pentium Pro< Pentium ((< Pentium (((7< 4Pentium 47 Modelos2 Pentium ((2 Celeron< Mendocino< Copermine< @ualatin Pentium 42 Celeron 4'L Ben7 Amd2 Familia Athlon 0eneraciones%Modelos2M'< M'#< @hunderbird< AP Modelos2 3uron< MP 4prop*sito especial7 2.2 Velocidad del procesador .os procesadores de la misma Beneraci*n se )abrican ba,o di)erentes modelos :ue varan en velocidad. .os chipsets se adaptan al ranBo de velocidades del momento. Cuando ese ranBo de velocidades y me,oras tecnol*Bicas se ve superado aparece una nueva Beneraci*n de chipset. Conceptos2 F +2 se denomina as al bus local del procesador2 Front ide +us + +2 se denomina< cuando lo hay a un bus particular entre el procesador y la cache .2 CP" multiplier2 $stablece por cuando se multiplicar/ la velocidad del F + para determinar la velocidad interna del procesador F +. .as velocidades D)sicasE o DrealesE van desde &&M=> 4&N Ben7 hasta 4KKM=>< pero por medio de tGcnicas< el trasieBo de datos puede doblar o cuadruplicar esa velocidad. Double Pumped Quad Pumped 2 trans)erencias por ciclo 4 trans)erencias por ciclo

.a placa puede proporcionar la opci*n de con)iBurar la velocidad de F +. $sto puede condicionar en alBunos chipset la velocidad del PC(< del + +< y del propio procesador a partir del CP" multiplier. Synchronous motherboard .a velocidad del bus PC( esta relacionada con la del F + por un )actor de divisi*n. Asynchronous motherboard Mantiene ambas velocidades di)erenciadas. .a velocidad del bus PC( se mantiene a 33Mh> o &&M=> CP" multiplier $stablecida la F + speed< se puede de)inir un valor por el cual multplicarla para obtener la velocidad interna del procesador. .os valores van desde 3.K? hasta 1K.K? y se multiplica por la velocidad real del bus. .a placa puede permitir con)iBurar este valor< lo cual permitira adaptarse a varios modelos de procesador o bien la propia cpu instalada determina< por auto identi)icaci*n< el valor de multplicaci*n sin posibilidad de intervenci*n del usuario.

2.3 +us de Memoria .a velocidad del bus de memoria debera estar acomodada a la velocidad de F +. i la velocidad del bus de Memoria es m/s lenta< el procesador se vera desasistido 4)alto de datos7 con respecto al acceso a memoria. "n bus de memoria m/s r/pido :ue el F + siBni)ica :ue debe e?istir una Besti*n de bu))eres :ue compensen el e?ceso de velocidad de un bus con respecto al otro. i estos bu)eres est/n mal Bestionados puede per,udicar al sistema. Ancho de los buses2 Beneralmente &4 bytes Dual Channel dos buses de memoria )uncionando simult/neamente. 2.4 oporte para m!ltiples CP"

$l ob,eto es proporcionar soporte para :ue m/s de una CP" pueda acceder a memoria y resto de dispositivos a travGs del chipset sin con)lictos. MP D immetric MultiprocessorE .os procesadores deben soportarlo al iBual :ue el sistema operativo. 2.# +us de sistema $l bus actualmente utili>ado como bus de sistema es el PC(.. .a e?tensi*n actual andar/ por 2.3< tal ve> 3.K. .a velocidad a la :ue )unciona es Beneralmente 33M=> a 32bits< con una e?tensi*n a &&M=> a &4 bits. 2.& Funciones incorporadas .os chipset pueden incorporar soporte para inter)aces entrada%salida como A@A< " +< A0P. Adem/s incorporar/n caractersticas de PluB and Play< soporte 3MA. 3entro del propio chip set pueden incorporarse )unciones como adaptador de video o Benerador de sonidos 2.' (denti)icaci*n Para reBular la proBresiva aparici*n de nuevos procesadores aportando nuevas tecnoloBas< se van adscribiendo a DBeneracionesE con)orme el salto tecnol*Bico se considera su)icientemente relevante. $n la actualidad< re)iriGndonos a (ntel y AM3 se considera :ue los procesadores actuales2 Pentium((( % Athlon estan en la &L Beneraci*n y Pentium 4 Athlon AP en la 'L Beneraci*n. A continuaci*n e?ponemos unas tablas con la nomenclatura utili>ada por intel para sus chipset por Beneraci*n2 &L 0eneraci*n

44K$A 44K.A 44K+A 44KOA 44KOA& &

J1K J1K$ J1K$2 J2K J2K$ J4K J1# J1#$

.os de la Bama 44K son considerados obsoletos por:ue son la primera

Beneraci*n de chipset para los procesadores de la &L Beneraci*n. Pbservar :ue conservan una numeraci*n homoBGnea. Cada nuevo chipset incorpora QliBerosR cambios tecnol*Bicos o bien variantes aun:ue al mismo nivel tecnol*Bico. 4E< por e,emplo indica DenhancedE por:ue el chip utili>ado para el puente sur tiene caractersticas es m/s e)iciente :ue el utili>ado en los chipsets :ue no son DenhancedE7

(C=2 es como se denomina al puente sur 4A@A&&< 1 controlador " +< 2 puertos7 J2JK1AA (C=22 es un puente sur DenhancedE2 A@A1KK< 2 controladores " +< 4 puertos7 J2JK1+A MC=2 es como se denomina al puente norte J2J1# $PMC= J2J1# 0MC= 4incorpora adaptador Br/)ico en el chip Aparte de (ntel< otros )abricantes tienen chipset para los procesadores de la Bama ?J&2 V(A2 PM&K1 Pro133 Pro133A Pro2&& AM3 no suele )abricar chipset< pero al parecer se ve obliBado a )abricar Del primeroE de una Beneraci*n para abrir mercado. AM3'#K AM3'&K V(AM@333 V(AMA133 AM3'&KMP V(AM@4KK V(AM@133 AM3'&KMPA V(AM@4KKA V(AM@133A V(AM@2&& V(AMM4KK V(AM@2&&A V(AM@&KK AliMa-iM1 nV(3(A nFPHC$2 i '3# nV(3(A 4KK".@HA nV(3(A nFPHC$ nV(3(A4KK i '4# i '4& i '4&FA i '4J 'L Beneraci*n J#K J4# J#K$ J4#$ J'#P J&#P

V(A P4A2&& J4#P$ J&#P$ i &4# J4#0 J&#0 A.i A.A33(1;P4 J4#0$ J4#0. J4#0V 3.; +(P DPor s mismos< el procesador< la memoria< el chipset y los dem/s componentes de la placa madre no son m/s :ue una in!til aBreBaci*n de silicio< pl/stico y metalE $l proBrama almacenado en la +(P se e,ecutar/ en H$A. mode. $l ob,eto de la +(P es mediar entre el chipset< la CP" y los dem/s componentes importantes de la placa. Fabricantes2 Phoeni? American MeBatrend (nc. 4AM(7 4.; Procesador .os elementos de la placa :ue determinan :uG procesadores son soportados son2 Chipset. Cada chipset es )abricado para soportar a una )amilia de procesadores espec)icamente y en concreto a un limitado Brupo de modelos o variantes uministro de tensi*n para la CP". .as placas proporcionan los medios para alimentar a los di)erentes dispositivos :ue la ocupan. Con respecto a los procesadores< pueden tener varios re:uerimientos seB!n los modelos soportados2 4#v< 3.3v< 2.Jv7 AlBunos procesadores necesitan un doble suministro de volta,e2 uno para los componentes internos y otros para las inter)aces con el e?terior2 dual voltaBe. Al sistema de reBulaci*n de volta,e para el procesador se le llama VoltaBe HeBulator Module 4VHM7 Ppciones de con)iBuraci*n de velocidades de buses. .as placas pueden incorporar medios para seleccionar velocidades tanto de los buses como del procesador. $stos medios tambiGn condiciones los procesadores :ue puedan ser admitidos por las placas. in embarBo parece :ue la tendencia es a :ue el propio procesador se autoidenti)i:ue ante la placa y la selecci*n de velocidades sea autom/tica. oc-et o lot. on los soportes :ue van a recibir )sicamente al procesador. .os lot tienden a desaparecer. .os procesadores actuales viene en oc-et A< oc-et 4'J. $l oc-et 3'K< tambiGn en uso< se considera enve,ecido. #.; +uses.(%P .os buses :ue van a aparecer en una placa madre2

+us local del procesador. Comunica al procesador con la memoria y tambiGn con dispositivos r/pidos como Video. e le denomina Front ide +us. u velocidad es determinante para la e)iciencia del sistema. $n los sistemas actuales puede alcan>ar los 4KK M=> :ue se ve me,orada por medio de tGcnicas como 3ouble Pumped o Fuad pumped Memory +us. Comunica al m*dulo de memoria con el chipset :ue hace de controlador de memoria y :ue a su ve> est/ conectado al bus local del procesador. u velocidad debe estar empare,ada con el F + para :ue el procesador no :uede desasistido de datos. Cache bus. Comunica al procesador con la cache .2< si e?iste. Pperara a una velocidad pr*?ima a la del procesador. +us de istema. $s el :ue permite incorporarar nuevos dispositivos al sistema. +us de e?pansi*n. Corrientemente es PC( a 33M=>. .a versi*n actual de PC( est/ en 3.K. $?iste una nueva versi*n de PC( 4PC( e?press7 :ue es serie< pero a!n no est/ incorporada a los sistemas de )orma e?tendida. +uses $st/ndares. .os buses est/ndares incorporados se van limitando a " +< A@A< y cada ve> mas Fire;8ire. $n los mobiles se incorporan m/s las tecnoloBa inal/mbricas2 bluetooth< Ci)i. A0P es el bus tradicional para Video por:ue permite desarrollar Brandes velocidades multiplicando hasta por J la )recuencia del relo, en las trans)erencias de datos.