TCNICAS QUE SE HAN IMPLEMENTADO DENTRO DEL MICROPROCESADOR PARA MEJORAR SU RENDIMIENTO

1. El Microprocesador
La unidad de procesamiento central (CPU) es donde se manipulan los datos. En una microcomputadora, el CPU completo est contenido en un chip muy pequeo llamado microprocesador. Todas las CPU tienen por lo menos dos partes bsicas ! La unidad de control ! La unidad aritm"tico ! l#$ica. Todos los recursos de la computadora son administrados desde la unidad de control, cuya %unci#n es coordinar todas las acti&idades de la computadora. La unidad de control contiene las instrucciones de la CPU para lle&ar a cabo comandos. El con'unto de instrucciones, que est incluido dentro de los circuitos de la unidad de control, es una lista de todas las operaciones es que reali(a la CPU. Cada instrucci#n en el con'unto de instrucciones es acompaada por un micro c#di$o, que son instrucciones muy bsicas que le dicen a la CPU c#mo e'ecutar las instrucciones. Cuando la computadora corre un pro$rama, busca los comandos del pro$rama dentro del con'unto de instrucciones de la CPU y las e'ecuta en orden. La unidad aritm"tico!l#$ica ()LU) es cuando la unidad de control encuentra una instrucci#n que in&olucra aritm"tica o l#$ica, le pasa el control al se$undo componente de la CPU. La )LU incluye un $rupo de re$istros, es decir, memoria construida directamente en la CPU que se usa para $uardar datos que estn siendo procesados por la instrucci#n actual.

2. T!c"icas para op#i$i%aci&" del re"di$ie"#o del Microprocesador

Con el pasar de los aos se han implementado &arias t"cnicas pues cada &e( se &e*a que el microprocesador necesitaba ms &elocidad me'or respuesta a las instrucciones dadas. Las t"cnicas que se usaron son

'.1. Se($e"#aci&" )PIPELININ*+

Es una t"cnica de implementaci#n de microprocesadores por la cual se solapa la e'ecuci#n de m+ltiples instrucciones. ,oy d*a, la se$mentaci#n es la t"cnica de implementaci#n cla&e utili(ada para hacer CPU rpidas. La se$mentaci#n es como una l*nea de ensambla'e cada etapa de la se$mentaci#n completa una parte de la instrucci#n. Como en una l*nea de ensambla'e de autom#&iles, el traba'o que &a a reali(ar una instrucci#n se descompone en partes ms pequeas, cada una de las cuales necesita una %racci#n del tiempo necesario para completar la instrucci#n completa. Cada uno de estos pasos se de%ine como etapa de la se$mentaci#n o se$mento las etapas estn conectadas, cada una a la si$uiente, para %ormar una especie de cauce las instrucciones entran por un e-tremo, son procesadas a tra&"s de las etapas y salen por el otro e-tremo. Para implementar P.PEL././0, los diseadores di&iden el procesador en secciones, colocndola entre ellas. )l inicio de cada latch captura las salidas de la etapa anterior y mantiene la copia estable durante el resto del ciclo para la si$uiente etapa.

'.'. Predicci&" del sal#o ),RANCH PREDICTION+

Los procesadores muchas &eces deben e'ecutar instrucciones condicionales, que lo pueden lle&ar a cambiar la secuencia de instrucciones en e'ecuci#n. El pipelinin$ o%rece una $ran &enta'a aumentando la &elocidad del procesador, pero desa%ortunadamente, la presencia de instrucciones de saltos condicionales en el pro$rama en e'ecuci#n reduce %uertemente este aumento de la capacidad de procesamiento.

El Predictor de 1alto es un bloque de hard2are adicional, ubicado %uera de la l*nea del pipeline, el cual le indica a la Unidad de 3+squeda de .nstrucci#n la direcci#n de la pr#-ima instrucci#n a e'ecutar, empleando para ello una determinada estrate$ia de predicci#n. Los predictores de salto no aparecieron en los microprocesadores hasta la d"cada del 45. )l$unos de los primeros microprocesadores en usar predicci#n durante e'ecuci#n (6U/!T.7E) %ueron 78T868L) 7C99::5, ;EC )lpha <:5=> e ./TEL Pentium. La e-actitud en la predicci#n del salto impacta %uertemente en el desempeo del procesador.

'.-. E.ec/ci&" espec/la#i0a )SPECULATI1E E2ECUTION+

La e'ecuci#n especulati&a es la e'ecuci#n de c#di$o por parte del procesador que no tiene por qu" ser necesaria a prioridad. En la pro$ramaci#n %uncional, suele usarse el t"rmino ?e&aluaci#n especulati&a@. La e'ecuci#n especulati&a no es ms que una optimi(aci#n. 8b&iamente, s#lo es +til cuando la e'ecuci#n pre&ia requiere menos tiempo y espacio que el que requerir*a la e'ecuci#n posterior, siendo este ahorro lo su%icientemente importante como para compensar el es%uer(o $astado en caso de que el resultado de la operaci#n nunca lle$ue a usarse. Todos esos datos desordenados $enerados por la predicci#n de rami%icaciones, se ordenan y se ensamblan esos paquetes de unidades de proceso para montar el orden l#$ico en la secuencia de e'ecuci#n del pro$rama. Los procesadores modernos que hacen uso de un pipeline usan las e'ecuciones re$ulati&as para, entre otras cosas, reducir el coste computacional de las instrucciones de salto condicional. Cuando el procesador se encuentra con una instrucci#n de salto condicional, el procesador intenta adi&inar donde es ms probable que se salte (a esto se le llama predicci#n de saltos) e inmediatamente comien(a a e'ecutar el c#di$o que empie(a en ese rea. 1i a posterior se demuestra que la predicci#n %ue err#nea, todo lo e'ecutado despu"s del salto se descarta. Esta e'ecuci#n prematura sale realmente rentable en t"rminos de uso de recursos puesto que si no el pipeline se parar*a hasta conocer cul ser*a la pr#-ima instrucci#n.

'.3. A"4lisis del 5l/.o de da#os )DATA 6LO7 ANAL8SIS+

)nali(a y ordena las instrucciones a e'ecutar en una sucesi#n #ptima, independiente del orden ori$inal en el pro$rama mediante el anlisis del %lu'o de datos, el procesador obser&a las instrucciones de so%t2are decodi%icadas y decide si estn listas para ser procesadas o si dependen de otras instrucciones. Entonces el procesador determina la sucesi#n #ptima para el procesamiento y e'ecuta las instrucciones en la %orma ms e%iciente.

'.9. Cac:e Me$or; )MEMORIA CACH+

Las memorias con&encionales son ms lentas que la CPU

: Ciclo de CPU A :ns Tiempo )cceso 7emoria A :5!=5ns

1e hace necesario me'orar el rendimiento de los accesos a memoria, a costo ra(onable. El principio de localidad es cuando un pro$rama accede a memoria, es altamente probable el si$uiente acceso osea en una (ona de memoria cercana. LE1EL 6e$isters Le&el : Cache (on! chip) Le&el < Cache (on! chip) ACCESS TIME : B C ns < B 9 ns E B :< ns T8PICAL SI<E : D3 9 D3 B :<9 D3 5.E 73 B 9 73 TECHNOLO*8 Custom C781 16)7 16)7 MANA*ED ,8 Compiler ,ard2are ,ard2are

7ain 7emory ,ard ;isF

:5 B =5 ns C555555 B :5555555 ns

=> 73 B :03 <5 B :55 03

;6)7 7a$netic

8peratin$ 1ystem 8peratin$ 1ystem G User

1on espacios de memoria de alto rendimiento, que se usan para acceder a los datos ms %recuentes. 1i la CPU requiere buscar un dato en memoria se re&isa si est en el Cache, si esta en cache ()cierto) se utili(a en %orma inmediata si no est (Halla) se traen los datos de memoria. 1i un dato se re%erencia F &eces una &e( se ir a memoria (m Ciclos) F!: &eces se ir al cache (c Ciclos) se de%ine

Tasa de )ciertos h I (F!:)GF Tasa de Hallas (:!h) I :GF Tiempo medio de acceso TaGF I c J (:!h)m
Los Cache )sociati&os se di&ide la memoria real, en bloques, se crea una tabla (C)C,E )18C.)T.K8) que mantiene un con'unto de bloques en %orma local

3it Kalide( .ndica si Ll*nea@ est ocupada /umero 3loque .ndica el bloque Len cache@ Kalor 3loque Contiene los datos del bloque
Los Caches de 7apeo ;irecto, en lu$ar de buscar el bloque requerido, en toda la tabla, se usan posiciones predeterminadas en el cach", para un con'unto de bloques. (,)1,./0)

'.=. E.ec/ci&" Di"4$ica

Hue utili(ada por primera &e( en el procesador Pentium Pro, la E'ecuci#n ;inmica es una inno&adora combinaci#n de tres t"cnicas de procesamiento diseada para ayudar al procesador a manipular los datos ms e%icientemente. Mstas son la predicci#n de rami%icaciones m+ltiples, el anlisis del %lu'o de datos y la e'ecuci#n especulati&a. La e'ecuci#n dinmica hace que el procesador sea ms e%iciente manipulando datos en lu$ar de s#lo procesar una lista de instrucciones.