)

+royecto de -icroelectrnica? (a#ricacin de un Relo0 digital con interfase al computador.

!ntegrantes? 9!ctor Ru#ilar 4 ru#ilar@udec.cl5% L. Carlos Ola e 4luisola e@udec.cl5 +rofesor? Lautaro "ala'ar 4lautaro@udec.cl5 ;$ de no iem#re de ;<<A% Uni ersidad de Concepcin.
1

Resumen El problema dado consiste en la construccin de un reloj digital que posea interfase al computador, la cual debe utilizarse para visualizar los tiempos del propio reloj. Luego, se ofrecen 3 soluciones que van ordenadas de menor a mayor en la escala de integracin de sus componentes internos. As pues, finalmente se logra deducir cual fue el mejor m todo.

internacionales% ale decir% de#e tra#a0ar con li#rer!as "+IC*. La simulacin de los puertos de#e ser reali'ada estrictamente con soft2are &ue posea entrada y salida. III. "OLUCIN D*L +RO,L*-.

I. INTRODUCCIN

L siguiente informe est enfocado principalmente a la descripcin y uso de las nue as tecnolog!as de la electrnica digital. "e presenta la solucin del pro#lema en $ formas distintas. Dentro de cada punto% aparece el es&uema o la lgica principal a utili'ar% adems se descri#e su construccin. (inalmente% se comparan por medio de simulacin los rangos de frecuencia del funcionamiento ) de cada dispositi o. II. D*"CRI+CIN D*L +RO,L*-. Dise/ar un relo0 digital% el cual posea cone1in a la computadora. A. Grados de libertad. *legir entre utili'ar interfase serial o paralela para el tema de la comunicacin del dispositi o. Los componentes pueden ser de #a0a% media o alta integracin% se eligen de acuerdo a la necesidad a solucionar. La informacin en el computador puede ser le!da desde cual&uier soft2are capacitado para dic3a accin. No se e1ige &ue sea de presicin% por lo &ue se pueden implementar los #lo&ues contadores con cdigo #inario 4 ale decir% las transiciones pueden tener ms de un cam#io y no afectarn mayormente los resultados5. La familia de componentes puede ser TTL o C-O" puesto &ue para estos fines no influye. "e puede utili'ar cual&uier lgica% en este caso utili'aremos lgica positi a% y el sistema de cam#io ser el flanco de su#ida.

Tras 3acer los anlisis pertinentes al enunciado del pro#lema% se comien'a por plantear un es&uema de tra#a0o% el cual se tomar como referencia para la construccin de los prototipos. A. Diseo de reloj digital a base de componentes bsicos. "imulacin de la lgica aplicada *lectronic 6or7#enc38 9:.);. .nlisis de los retardos internos ORC.D8)<.$. utili'ando utili'ando

B. Diseo digital del reloj en una FPGA !"!# $ spartan% &. Dise/o de relo0 digital por medio de #lo&ues lgicos y 9erilog. "imulacin de la placa !a soft2are =ILIN=8 I"im. Dise/o del programa interno del +IC por medio del lengua0e ,."IC y el soft2are -+L.,8. .ctuali'acin del firm2are en el +IC y simulacin del circuito mediante el soft2are +roteus8.

C. Diseo de reloj digital por medio del P!C '(F()*A.

D. +studio de la comunicacin de cada prototipo con el computador. *studio de la cone1in al computador del primer y segundo relo0. Comunicacin del $> relo0 y lectura del puerto serial !a soft2are 9"+8 y "erial 6atc3er8.

B. Condiciones mnimas impuestas para una fabricacin ptima. *l soft2are a utili'ar para las simulaciones de#e estrictamente cumplir con los *stndares

) )

"e 3ace referencia a la frecuencia de los relo0es internos de cada m&uina

+. +studio de lo relojes internos de las & m,uinas anteriores. F. -entajas entre fabricar el reloj con componentes de alta integracin con respecto a elementos bsicos. I9. DI"*BO D* R*LOC DIDIT.L . ,."* D* CO-+ON*NT*" ,E"ICO". A. .Creacin . ensamblaje de los componentes.
(ig. $. ,lo&ue Fcontador de < a AG 4decenas5.

B. Anlisis de frecuencia . retardos internos. La frecuencia m1ima de funcionamiento iene regida por el flipIflop% puesto &ue es el elemento &ue resiste menor ni el frecuencial 4): -OP5. *l resto de los componentes% tan solo se rigen% por la demora de su tiempo interno de propagacin 4apHndice ,5. Tras tener el dise/o completo% se reali'a un estudio a los retardos de un solo contador en el momento de una transicin significati a 4en donde cam#ia la mayor!a de sus #its5. *l grfico de retardos result ser el siguiente 4(ig.M5.

(ig. ). *s&uema de dise/o FContador de decenasG y Fcontador de se1tasG.

+rincipalmente% este dispositi o se dise/a a #ase de $ tipos de contadores% los cuales se u#ican sucesi amente en forma de cascada. La fa#ricacin de cada contador sigue los algoritmos estandari'ados para el dise/o de circuitos secuenciales sincrnicos 4apHndice .5 y su fa#ricacin se 3ace por medio de flipIflop CIJ y puertas .ND 4adems de una compuerta N.ND5 siguiendo una de las $ secuencias 4(ig.)5. Luego de tener los contadores dise/ados% se prosigue con la unin de los #lo&ues segKn la figura 4(ig.;5 para as! codificar las se/ales y en iarlas a displays de L segmentos por medio del integrado LMMN 4dic3o integrado es un con ersor de #inario a cdigo Lsegmentos5.

(ig. M. Drfico de los retardos #lo&ue Fcontador de < a AG 4decenas5.

Continuando% al 3acer un anlisis grfico de los tiempos de retardo% el #lo&ue Fcontador de < a AG posee un retardo del orden de M< nanosegundos 4M<.<)M ns5 por lo &ue se puede deducir el tiempo de retardo de todo el circuito% desde &ue entra el pulso de relo0% 3asta &ue se reci#e la se/al en el isor de L segmentos. .nali'ando el caso del cam#io de la 3ora ))?:A?:A a <<?<<?<< la frmula de retardo se descri#e de la siguiente forma 4guindose por la (ig.;5?

2seg = 2segundos + 2LMMN + 20isor ..............4)5

2min = 2min utos + 2LMMN + 20isor + 2cl/ ).......4 ;5 21or = 21oras + 2LMMN + 20isor + 2cl/ ; ...........4$5

2 ? Retardo. 4;:>C5
seg% min% 3or ? "alida de segundos% minutos y 3oras. segundos% minutos% 3oras? Nom#re de los #lo&ues lgicos de (ig.;. cl7)? +ulso de reinicio del contador de segundos. cl7;? +ulso de reinicio del contador de minutos.

Ta#la ). Referencias de frmulas 4)5% 4;5 y 4$5

(ig. ;. Distri#ucin de los #lo&ues internos del relo0.

*l modelo de flipIflop CIJ utili'ado es LML$% a pesar &ue no incluye entrada preset% se pueden cam#iar sus alores al generar un pulso por medio de un interruptor conectado a la entrada de relo0 de un segundo. Las compuertas utili'adas son de la misma familia 4.ND utili'ado LM<N y N.ND utili'ado LM)$;% todos TTL5 y se logra apreciar la distri#ucin del contador #sico sincrnico en la figura 4fig.$5.

9. DI"*BO DIDIT.L D* UN R*LOC *N UN. (+D. =ILIN=8 "+.RT.N. Tras tener desarrollado en la parte anterior un plano de funcionamiento interno del relo0% se procede con el dise/o en una (+D. =ILIN=I$ 4apHndice C5 y el soft2are de dise/o I"*8)). La forma de implementar circuitos digitales por los medios anteriores% poseen ; formas? es&uema y programa.

A. Diseo de reloj digital por medio de blo,ues lgicos . -erilog. De la forma es&uemtico% se puede apreciar &ue en la figura 4(ig.:5 la estructura #sica es casi la misma% a e1cepcin &ue los #lo&ues contadores ya ienen dise/ados con sus propias lgicas internas 4(ig.S5. No se 3an implementado aun los isores de salidas e1ternas de informacin% el relo0 de entrada% ni los #otones de configuracin de la 3ora% puesto &ue de esto se encargarn los perif3ricos).

la placa en la transicin mas significati a 4;$?:A?:A a <?<<?<<5. "e puede apreciar &ue en dic3a transicin% los retardos duran alrededor de S<ns% lo cual es muy similar al retardo de un solo flipIflop utili'ado en la seccin anterior.

Ta#la.;. Utili'acin de los componentes dentro del (+D.. Q)R "alida Unidad de segundos Q;R "alida decena de segundos Q$R "alida Unidad de minutos QMR "alida decena de minutos Q:R "alida Unidad de 3oras QSR "alida decena de 3oras

Q)R

Q;R

(ig. :. Distri#ucin de los #lo&ues internos del relo0 en la (+D..

Q)R.nlisis de los retardos por medio de #uses de datos ordenados del menos significati o al mas significati o. Q;R.nlisis de retardos #it a #it ordenados del menos significati o al mas significati o.

(ig. L. "imulacin de la (+D. y sus retardos de respuesta a un relo0 de <.;us. (ig. S. Lgica del contador utili'ado dentro del programa I"*8 )) 4Inc.? incremento5.

Tam#iHn lo anterior se pudo 3a#er reali'ado de una forma ms ptima !a lengua0e erilog% el cual es del tipo 4D"$ y su compilacin depende de un mdulo &ue descri#e el relo0 de funcionamiento 4apHndice D5. B. Anlisis de frecuencia . retardos internos. La frecuencia m1ima de funcionamiento iene dada por el dise/o programado dentro de la (+D. "partanI$ 4la frecuencia m1ima de funcionamiento de esta familia es de )SM.AS;-O'5. *n este caso% como se trata de un dise/o simple% el funcionamiento ser muy cercano a la frecuencia de la placa misma puesto &ue la utili'acin de componentes es m!nima 4Ta#la.;5. .3ora% como indica la figura 4(ig.L.5 se anali'a por medio del soft2are I"im8 los retardos internos de
; "e refiere a circuitos ya programados &ue se pueden acoplar de manera e1terna para los fines deseados. $ Oard2are Description Language

.3ora con respecto a la parte de los isores% tan solo #asta con acoplar 4a los pines de salida del (+D. f!sico5 un perifHrico &ue contenga una pastilla LMMN y un display de L segmentos. No 3a#r pro#lemas con el tema de los retardos puesto &ue% como se mencion anteriormente% a un periodo de ) segundo no 3a#r mayores errores. 9I. DI"*BO DIDIT.L D* UN R*LOC *N UN +IC )S(S;N.. .3ora% se procede con la programacin de un integrado mas ela#orado llamado +IC 4apHndice *5 el cual se puede programar por di ersos lengua0es para 3ard2are 4C% .ssem#ler% ,asic% etc.5 del tipo secuencial. A. Diseo del programa interno del P!C por medio del lenguaje BA5!C . el soft6are 7P"AB. "e elige fa#ricar el firm2are del integrado por medio del lengua0e ,asic% el cual es muy intuiti o y sencillo de utili'ar. .dems% el algoritmo es muy similar al utili'ado en las secciones anteriores 4.pHndice (5. Luego de tener completas las rdenes% se compilan y traspasan al formato .O*= 4el cual

es un formato &ue posee las ordenes en el lengua0e propio del +IC5 !a soft2are -+L.,% para as! poder ingresar la informacin al +IC. *sta accin se puede reali'ar por medio de una placa programadora de +IC sin incon enientes% puesto &ue el propio c3ip al poseer una memoria del tipo (L."O interna% le permite desenergi'arse sin mayores incon enientes% para luego poder situarlo dentro del dise/o. *n nuestro caso% se decide simular todo el proceso por medio del soft2are +roteus8 ;<<N. +uesto &ue el integrado% puede por s! mismo% entregar informacin concordante con el protocolo de comunicacin serial 4.pHndice D5 4(ig.N5% lo cual% facilita muc3o las cosas para lo &ue es la interaccin con el computador !a puerto rs;$; 4D,IA5. "e 3ace Hnfasis en &ue este tipo de dispositi os se utili'a para la construccin de codificadores de entrada paralelo y salida serial 4o ice ersa5.

igual elocidad de transferencia 4(ig.)<5.

Q)R Circuito el relo0 digital con +IC)S(S;N. Q;R 9isor LCD -IL(ORDI;=)SI,J+ Q$R Computadora QMR Ca#le serialItoIserial rs;$;

(ig. )<. Coordinacin entradas y salidas al mismo #auda0e.

"al)? salida 3a#ilitada para el protocolo serial. "al;? salida 3a#ilitada al isor LCD.

(ig. N. "alida de respuesta en forma serial a distintos ni eles de #audios.

.3ora% se muestra en la figura 4(ig.A5 el +IC)S(S;N. con sus perifHricos correspondientes. *l isor LCD -IL(ORDI;=)SI,J+% el cual posee integrado% un +IC codificador de protocolo comunicacional serial a protocolo interno 4de respuesta del isor5 4apHndice O5. *l puerto de comunicacin serial por el cual se en iar la informacin al computador% utili'ara el modo de comunicacin "I-+L*=. Los interruptores 4configuracin 3ora y minutos5% &ue reali'an un cam#io al contar un segundo de mo imiento% pueden presionarse am#os a la e'% puesto &ue el +IC anali'a en primera instancia el cam#io de minutos y luego el cam#io de 3oras dentro de cada ciclo.
CAMBIO DE MINUTOS

B. Actuali8acin del firm6are en el P!C . simulacin del circuito mediante el soft6are Proteus$. Tras tener el firm2are creado con el soft2are -+L.,8% se arma el circuito es&uemtico en el simulador principal. +ara cargar el firm2are a la placa +IC% tan solo #asta con actuali'ar las propiedades internas del componente 4apHndice I5. Luego se procede con iniciar la simulacin 4(ig.))5 mostrando las respuestas de la salida por puerto serial y la comunicacin del +IC con el isor LCD. *l circuito posee un tiempo m!nimo de acti acin para empe'ar a funcionar. No aparecen las fuentes de poder en el es&uemtico% puesto &ue el programa ya las incluye acti adas por medio del simulador +RO"+IC*8. (inalmente% la enta0a de este circuito 4sin mencionar la enta0a del tama/o &ue utili'a5 es &ue no se producirn 3oras errneas% en comparacin con los dos dise/os anteriores% aun&ue no sean percepti#les a #a0a frecuencia% en alta frecuencia son notorias las transiciones 4todo esto dentro de la tasa de elocidad y #audios utili'ados5. *n esta forma de comunicacin no 3ay pro#lemas de retardos% puesto &ue toda la informacin de Fla 3ora actualG se en !a simultneamente y no por partes como ocurr!a con los primeros circuitos.

P1 BAT1
4

U1
16 15 4 RA7/OSC1/CLKIN RA6/OSC2/CLKOUT RA5/MCLR RA0/AN0 RA1/AN1 RA2/AN2/VREF RA3/AN3/CMP1 RA4/T0CKI/CMP2 17 18 1 2 3 6 7 8 9 10 11 12 13 P1"TXD#

BAT2
4 CAMBIO DE ORA

RB0/INT RB1/RX/DT RB2/TX/CK RB3/CCP1 RB4 RB5 RB6/T1OSO/T1CKI RB7/T1OSI PIC16F628A

1 6 2 7 3 8 4 9

DCD DSR RXD RTS TXD CTS DTR RI

Q)R

U1"RB2/TX/CK#

ERROR COMPIM

LCD2
VDD RXD VSS MILFORD!2X16!BKP

(ig. A. Relo0 digital implementado con un +IC)S(S;N..

.3ora falta por configurar la elocidad de comunicacin con el computador y el isor. *l baud rateM del isor% funciona a AS<<QsignalTsecR% y el en !o de informacin serial al computador se reali'ar a una elocidad de ;M<<QsignalTsecR 4(ig.N5. *ntonces se prosigue en colocar las elocidades correspondientes dentro del pin de salida del +IC. Las Knicas precauciones &ue se de#en tomar son las de no e1ceder la elocidad m1ima de lectura de la informacin y &ue am#os dispositi os 4emisor y receptor5 estHn sincroni'ados a una
M

Q;R
"e/al Q)R y Q;R dentro de la misma escala temporal Q)R "e/al en iada al computador a ;M<< QsignalTsecR Q;R "e/al en iada al isor LCD a AS<< QsignalTsegR

(ig. )). "imulacin del circuito prototipo n>$.

Tasa de #audios o ,auda0e% cantidad de se/ales por segundo.

9II. *"TUDIO D* L. CO-UNIC.CIN D* C.D. +ROTOTI+O CON *L CO-+UT.DOR. A. +studio de la cone9in al computador del primer . segundo reloj. +ara el primer dise/o es necesario implementar un codificador% el &ue puede con ertir el #yte de los segundos% el #yte de los minutos y los S #it de la 3ora a la forma serial. *ste circuito con ersor endr!a a ser de la siguiente forma 4(ig.))5% para una comunicacin "I-+L*=% lo compone un integrado llamado -.=$;$; 4apHndice C5% el cual se encuentra en el mercado. "u funcin consiste en u#icar de forma serie los pulsos &ue se o#tienen del relo0 digital y en iarlos por la l!nea R1d 4del receptor5 del puerto serie al computador.

(ig. )$. Codificador paraleloIserie con +IC.

No se profundi'a mayormente en la comunicacin de las primeras ; m&uinas% puesto &ue se utili'a como relo0 definiti o la tercera m&uina por su sencille' y simplicidad. B. Comunicacin del &: reloj . lectura del puerto serial 0a soft6are -5P$ . 5erial ;atc1er$. Teniendo el relo0 armado y completo% se procede con la comunicacin reali'ada !a puerto serial de forma "I-+L*=. "e conecta el ca#le irtual por medio del soft2are 9"+8S.< y luego se sincroni'a el puerto de entrada y el de salida al simulador principal. +osteriormente% se configura la lectura del puerto por medio de "erial 6atc3er8% el cual es una aplicacin encargada de leer la entrada serial se/ali'ada% ya sea con un codificado 3e1adecimal% decimal o ."CII. "e configuran los #audios en am#os e1tremos para &ue no tengan conflictos con la lectura y escritura de la informacin y se compara el isor del 3ard2are 4simulado en +roteus85 con lo &ue entrega la simulacin por el soft2are "erial 6atc3er 4(ig.)M5.

(ig. )). Codificador paraleloIserie terico.

+ara el (+D. e1iste un con ersor similar% el cual se acopla directamente a los pines de salida perifHrica. *ste puede estar compuesto por un -.=$;$; o un +IC 4pueden ser arios +IC programados y u#icados de la manera correcta dependiendo de la cantidad de #its necesarios5% donde codifica la informacin y la en !a al computador 4(ig.);5.
(ig. )M. "imulacin% reconocimiento de 3ard2are y lectura de datos.

9III. *"TUDIO .NT*RIOR*".

(ig.);. Con ersor serie paralelo fa#ricado por un +IC &ue transfiere asincrnicamente A #it.

D* LO R*LOC*" INT*RNO" D* L."

-EUUIN."

.l primer circuito se le dise/a un oscilador de +ierce% con una compuerta in ersora sc3mitt trigger 4M:NM5% por lo &ue su impedancia interna responde a la ecuacin 4M5% la cual est #asada en el modelo e&ui alente del cristal 4(ig.):5.

.V 4M5 Q)R

(ig. ):. -odelo e&ui alente del cristal con su s!m#olo.

Q;R
Q)R .rreglo para una mayor cantidad de entradas a un #lo&ue +IC. Q;R (+D. con un con ersor e1terno incorporado.

.dems su frecuencia de oscilacin ser la utili'ada en paralelo% y iene dada por la ecuacin 4:5. "e agrega &ue dentro de un cristal% la frecuencia en paralelo es mayor o igual &ue la frecuencia resonante en serie. Lo &ue implica &ue la componente reacti a del cristal iene dada por la ecuacin 4S5. V.. 4:5

V. 4S5 +rocedemos a armar nuestro oscilador% &ue incluye a la compuerta NOT "c3mitt Trigger retroalimentada positi amente como indica la figura 4(ig.)S.Q)R5
U1)A
1 4584 2

&ue las 3oras errneas se producen por&ue se codific en lengua0e #inario% entonces las trancisiones no produc!an un cam#io instantneo 4entre <))) y )<<< por e0emplo% un #it a la e'5. .s! pues% el +IC result ser el resultado ms ptimo% puesto &ue al poseer comunicacin de forma serial% fue fcil en iar la informacin al computador. "e destaca tam#iHn &ue el +IC fue configurado para escri#ir la informacin en formato ."CII% por tanto el computador al momento de leerla% de#!a poseer un codificador ."CII% &ue se incluye en el soft2are "erial 6atc3er8. 2eferencias<
Q)R Q;R Carlos .. Reyes% F-icrocontroladores% programacin en ,."ICG%;> edicin. Oans O. Rauten#erg% FDise/o de circuitos digitalesG% *dicin actuali'ada% a/o ;<<:. C. C. "a ant% FDise/o electrnicoG% segunda edicin. 3ttp?TT222.alldatas3eet.com

R2
1&'(

X1

CR$STAL

C1
25%

C2
25%

Q$R QMR

Q)R

Q;R
(ig. )S. Oscilador de +ierce.

Q)R -odelo del oscilador utili'ado con los respecti os alores de los componentes. Q;R Determinacin grfica de la frecuencia de oscilacin en un oscilador de +ierce.

W finalmente se utili'a la restriccin propia del tipo de oscilador &ue se necesita% &ue est dada por la ecuacin 4L5% e indica &ue la frecuencia de oscilacin de#er ser tal &ue de#e cumplir la igualdad. V. 4L5 Tras 3acer los clculos necesarios% y reali'ar los a0ustes pertinentes por medio del simulador% se o#tiene &ue la frecuencia de oscilacin &ue es muy pr1ima a la del cristal% con una ariacin del <.$$X 4oscila a M<<<)$;3'5. W para colocarla a frecuencia de un 3ert'% es necesario colocar en su salida% di isores de frecuencia fa#ricados por medio de flipI flop% de la misma forma &ue en el contador de la seccin I9 se di ide el pulso e relo0 para medir la 3ora. .3ora% al (+D. se le puede acoplar este pulso de relo0% o utili'ar el &ue incluye la placa so#re la cual est montada% &ue por lo general% es un asta#le de alta presicin. .l +IC)S(S;N. tam#iHn puede acoplarsele un pulso e1terno en la Terminal R.L% se de#e incluir en su cdigo fuente% inmediatamente despuHs de incluir las li#rer!as% la l!nea FY=TYO"CG la cual 3a#ilita un pulso de relo0 e1terno. Internamente el +IC posee un pulsador asta#le 4similar al :::5 de mediana a alta precisin 4pulso de M-O'5. I=. 9*NT.C."
*NTR* (.,RIC.R *L R*LOC CON CO-+ON*NT*" D* .LT. INT*DR.CIN R*"+*CTO D* *L*-*NTO" ,E"ICO".

DespuHs de 3a#er anali'ado en profundidad las tecnolog!as% &ueda por concluir &ue el relo0 menos ptimo fue el )>% puesto &ue produc!a 3oras errneas entre las transiciones 4impercepti#les para el o0o 3umano5 y su frecuencia de funcionamiento es de las ms #a0as puesto &ue de#!a e1citarse cada componente por separado y al poseer ca#les e1ternos% tam#iHn poseen un tiempo m!nimo de retardo. *l relo0 fa#ricado con la (+D. entrega#a 3oras errneas en las trancisiones% pero resist!a una mayor frecuencia de funcionamiento por su alto ni el de integracin. Ca#e resaltar

(ig. .. Diagrama de estados. Las l!neas ro0as indican cada uno de los $ diagramas de estados. "e procede con el dise/o del contador de <IA. Lo 3aremos &ue cuente en #inario? *stado actual .,CD <<<< <<<) <<)< <<)) <)<< <)<) <))< <))) )<<< )<<) +r1imo estado <<<) <<)< <<)) <)<< <)<) <))< <))) )<<< )<<) <<<<

Luego% no 3ay estados e&ui alentes% se procede con los mapas de e1citacin? CDZ., << <) )) )< << <<< < <<< ) <<) ) <<) < <) <)< < <)< ) <)) ) <)) < )) )< )<<< )<<)

(( A I(( B I(( C I(( D 4notar &ue estn ordenados de mas significati o a menos significati o5. De los cuales se pueden o#tener las ecuaciones caracter!sticas de entrada a cada uno de los flipIflop. (( A [, (( B

C D [D C

(( C [ D (( D [ )

.pHndice .? Desarrollo del dise/o de los contadores con ((.

+ulso de Reset [ .

? representa un W lgico
(inalmente se eligen los (( y se conectan como en la siguiente figura?

.pHndice ,? Caracter!sticas de los componentes #sicos.

!"#$#3 (lipIflop de -aestro I escla o Duales CIJ

DM-7408 P*'+,-. /*01+*%2'. 2! %*3,4. 1' '3,+-1-. AND

!"%$&3'(!"#$&3' +uertas Cudruples N.ND de ; entradas con el Datillo de "c3mitt.

A '2'&'3,4. 1' -2&-/'3-=' *.-14. /4&4 526%!524% 4 %'.,6224.8 CLB. +'-26>-3 *3- -&%26- ?-+6'1-1 1' 5*3/643'. 2:(6/-. -.@ /4&4 -2&-/'3-3 1-,4.8 B249*'. 1' E3,+-1-/S-261- "IOB.# /43,+42-3 '2 52*=4 1' 1-,4. '3,+' 24. %63'. 1' '3,+-1- ! .-261- A 2- 2:(6/- 63,'+3- 1'2 16.%4.6,6?48 C-1- IOB -%4A- '2 52*=4 1' 1-,4. ;616+'//643-2 &0. 2- 4%'+-/6:3 1' 3 '.,-14.8 A%4A- *3- ?-+6'1-1 1' 34+&-. 1' .'B-2C 63/2*A'314 /*-,+4 34+&-. 165'+'3/6-2'. 1' -2,4 +'316&6'3,48 L- D4;2' T-+65- 1' 1-,4. "DDR# +'(6.,+4. '. 63/2*61-8

#$$)* *ste dispositi o con ierte datos de entrada ,CD en las se/ales de control para las e13i#iciones de L segmentos.

L- N'<A.!2 '. *3- %41'+4.- %2-,-54+&- 1' 16.'B4 1' .6.,'&-. 16(6,-2'. /435'//643-1- -2+'1'14+ 1' 2- FP7A X6263< S%-+,-3 3E8 C43 16M;A,'. 1' 5-., SDRAM A 16M;A,'. 1' F2-.D ROMC 2- N'<A.!2 '. &*A -1'/*-1- %-+- %+4/'.-14+'. '&;';614. /4&4 '2 X6263<E. 32!;6, RISC M6/+4;2->'F8 E2 %*'+,4 USB2 1' -2,- ?'24/61-1 %+'.'3,' '3 2- %2-/-C =*3,4 /43 *3- /42'//6:3 1' 16.%4.6,6?4. 1' '3,+-1-/.-261-C %*'+,4. 1' 1-,4. A /43'/,4+'. 1' '<%-3.6:3C %'+&6,' 9*' *3 -&%264 -;-36/4 1' 16.'B4. %*'1-3 .'+ /4&%2',-14. .63 2- -16/6:3 1' 363(G3 /4&%43'3,' -16/643-28

S' &*'.,+- .* '.,+*/,*+- +'-2)

.pHndice D? +rograma del (+D. en 9erilog. .pHndice C? Caracter!sticas c3ip (+D..

L- 5-&626- S%-+,-3!3E FP7A 45+'/' 1' 1008000 - 186 &62243'. 1' %*'+,-. 1' .6.,'&-8 "e crea en lengua0e 9*RILOD el mismo dispositi o relo0% sin aplicarle el estimulo del relo0% *ste lengua0e al funcionar% acti a todos los ciclos al mismo tiempo% a una sincron!a del pulso de relo0.

B249*'. L:(6/4. C4356(*+-;2'. "CLB.# /43,6'3'3 &0. ,-;2-. 1' C43.*2,- 52'<6;2'. "LUT.# 9*' 2- 2:(6/- 1' 63.,+*&'3,4 1'

)<

*s comerciali'ado en $ ersiones &ue tra#a0a a elocidades de relo0 diferentes% M -O'% )< -O' y ;< -O'. .&u! se utili'a el &ue tra#a0a a M-OP.

Diagrama de pines de entrada y salida?

*s&uema interno del +IC?

.pHndice *? Caracter!sticas del +IC)S(S;N..

+aracterstica de los pines utilizados

)) *s un tipo de comunicacin &ue en !a por una sola linea% #yte por #yte de informacin% y depende de la elocidad de lectura y escritura entre emisor y receptor. +osee $ modos de comunicacin% en los &ue se encuentran? "I-+L*=? *l en !o de informacin es en un solo sentido 4se e0emplifica como la estacin de radio con el radioIreceptor5. O.L(IDU+L*=? La informacin ocurre en am#os sentidos pero no a un mismo tiempo 4"e e0emplifica con los transmisores 6.LJIND T.LJIND5. (ULLIDU+L*=? La transmisin de informacin ocurre al mismo tiempo de manera #idireccional 4"e e0emplifica con la telefon!a m il5. Acoplaje de reloj e,terno* R,STT)O"OTT)CJIT+DC correspondiente al pin ); R,LTT)O"IT+DD correspondiente al pin )$ .&u! se muestra la norma de comunicacin R"I;$; &ue incluyen los computadores. *n la figura se muestra la transferencia de la letra FDG a ;M<< #audios en cdigo ."CII 4e&ui alente al nKmero #inario <)<<<)<<5 sin #it de paridad aun tiempo de en !o de M)S Q sR ?

Luego el receptor de#e re isar constantemente cada ;<N Q s R el #it de arran&ue para seguir leyendo informacin.

.pHndice (? +rograma en ,asic del pic

INCLUD* \modedefs.#as\ ]Y=TYO"C cmcon[L ^con ierte puertos .I_ digitales " ar #yte - ar #yte O ar #yte "[< -[< O[< casa? "["`) pause )<<< ^I_ periodo un seg% relo0 interno c3ip a ) mega3' if "[[S< t3en "[< -[-`) endif if -[[S< t3en -[< O[O`) endif if O[[;M t3en O[< "erOut +ORT#.;%TAS<<%Q;:M%)R "erOut +ORT#.) % T;M<< % QaO%\?\%a-%\?\%a"R ^I_salida en forma serial "erOut +ORT#.;%TAS<<%QaO%\?\%a-%\?\%a"R if porta.$[[) t3en O[O`)^I_control set de tiempo if porta.M[[) t3en -[-`) DoTo casa ^T;M<< en ia caracter ."CII a ;M<< #audios ]TAS<< en !a carcter ."CII a AS<< #audios

.pHndice O? 9isor LCD -IL(ORDI;=)SI,J+.

*ste tipo de isor% solo puede mostrar 3asta dos l!neas de N carcteres. *n la siguiente figura% se muestra la estructura interna del display?

.pHndice D? +rotocolo comunicacin serial

); Caracter!sticas de relo0 &ue posee?

.pHndice C? -.= $;$;

"u rango de funcionamiento es entre los$9 a :%:9 de alimentacin (recuencia m1ima de transferencia de informacin? ;:< 7Q#it T sR.

Despues de reci#ir la informacin% la codifica al lengua0e de la matri' de LCD% &ue en el fondo es como tener una matr!' de leds?

.pHndice I? Cargar el firm2are del +IC en el "imulador principal.

Tiempos de propagacin?