Вы находитесь на странице: 1из 10

Cours de dispositifs Semi-conducteurs Cycle Ingnieur : Systmes Electroniques et Tlcommunications

Chapitre 5
Le transistor effet de champ grille isole
MOSFET ou TEC grille isole
- Introduction : Semblables aux TEC jonctions, les MOSFET prsentent la particularit suivante: La commande du courant se fait par variation de la densit dlectrons. La grille et le canal conducteur sont spars par une couche trs fine et isolante doxyde de silicium (SiO2) do son appellation FET grille isole couramment connu sous le nom de MOSFET ou transistor MOS. La grille est donc isole du canal ce qui permet davoir un courant grille extrmement faible (10-12 A) et par suite une rsistance dentre encore plus leve (105 107 M) que celle des TEC jonctions. Structure des MOSFET :
G D
Oxyde (SiO2)
n+

G S D
Oxyde (SiO2)

n+

n+

canal (n)

n+

Substrat (p) Transistor MOS enric!issement

Substrat (p) Transistor MOS dpltion ou appauvrissement ou canal di us

La couche doxyde SiO2 peut tre dpose directement sur le substrat p Transistor MOS enrichissement, ou dpose sur une couche diffuse n insre entre le substrat et loxyde formant ainsi un canal n reliant source et drain Transistor MOS dpltion ou appauvrissement ou canal diffus. - Remarque : Il existe une deuxime configuration des MOSFET qui utilisent un substrat (n): dans ce cas, drain et source sont de type p+ et un canal de type p dans le cas des MOSFET dpltion.

64
Pr M. Lahbabi - DGE, FST Fs

Cours de dispositifs Semi-conducteurs Cycle Ingnieur : Systmes Electroniques et Tlcommunications G Oxyde (SiO2) p
+

"G M p
+

O S

Substrat (n)

Transistor MOS canal n (enric!issement) En fonctionnement normal dun MOSFET, la source et le substrat sont ports au mme potentiel.

A - Transistor MOS enrichissement :


Dans ce type de transistor, la couche n (canal) nest pas insre entre les diffusions de drain et de source.
G D (SiO2) n+ n+ S

Substrat (p)

1- Principe de fonctionnement: a- Polarisation VGS > 0 : (VS= 0 et VG > 0) ; (Source et substrat la masse) On polarisant la grille par une tension positive par rapport la source, la grille se charge positivement. Les charges positives de la grille vont faire apparatre, par influence totale, des charges ngatives sur la face du SC en regard (tout se passe comme dans un condensateur plan Diode MOS ou capacit MOS).

65
Pr M. Lahbabi - DGE, FST Fs

Cours de dispositifs Semi-conducteurs Cycle Ingnieur : Systmes Electroniques et Tlcommunications

G D S

+++++++++
n+

# ## # # # # # # ##### # # # # # # # ## ######

n+

Substrat (p)

Il y a enrichissement de la charge en porteurs minoritaires ( pour le substrat de type p) dont la concentration augmente lorsque VGS augmente. Il existe donc une tension VGS = VGSseuil appele tension de seuil pour laquelle la concentration des porteurs minoritaires dpasse celle des porteurs majoritaires (trous) (substrat peu dop) et les porteurs minoritaires deviennent majoritaires dans la partie suprieure du substrat en regard avec la grille. Dans cette rgion, il se forme une couche dinversion c..d le substrat change de conductibilit et devient de type n qui forme un canal conducteur reliant le drain la source.
"GSseuil D S "D(% "GSseuil SM

++++++++
n+
&ouc!e(n) dinversion

n+ n+ 'D

n+

Substrat (p)

Lorsquune tension VDS > 0 est applique, un courant de drain ID circule dans ce canal. Ce courant ID croit avec VDS et avec VGS a- Polarisation VGS < 0 : (cas non intressant) "G $ %
D S

## # # # # # # # # #
n
+

+++++++++++ +++++++++++

n+

&anal induit (p)

Substrat (p)

66
Pr M. Lahbabi - DGE, FST Fs

Cours de dispositifs Semi-conducteurs Cycle Ingnieur : Systmes Electroniques et Tlcommunications

Lapplication dune tension VDS > 0 polarise la jonction drain substrat en inverse, cette dernire est bloque un courant ID pratiquement nul circule dans le drain. Conclusion: Le transistor MOS enrichissement est bloqu sans tension de commande sur la grille (NORMALLY OFF). Il devient passant pour des tensions VGS positives et suprieures la tension de seuil (Threshold Voltage) pour laquelle il y a inversion de la conductibilit de la zone du substrat reliant le drain et la source. 3 rgimes de fonctionnement suivant la tension VG : Rgime de bandes plates VG = 0 Rgime de dpltion ou dinversion VG > 0 Rgime daccumulation VG < 0. 2- Schma lectrique :
D G S &anal induit D Substrat G S &anal induit D Substrat

G S

3 lectrodes externes : Substrat et source sont relis intrieurement.

Llectrode relie au substrat porte une flche dont le sens indique le sens passant de la jonction substrat canal. Le schma 3 lectrodes est le plus utilis. 3- Rseaux des caractristiques : Ct entre, le MOSFET se comporte comme un circuit ouvert cause de son courant dentre (Grille) extrmement faible et une rsistance dentre pratiquement infinie.

a- Caractristique de sortie ID = f( VDS) VGS donn Montage source commune: 67


Pr M. Lahbabi - DGE, FST Fs

Cours de dispositifs Semi-conducteurs Cycle Ingnieur : Systmes Electroniques et Tlcommunications

'D(m))

D G " " S

VGS=+15 V VGS=+10 V VGS=+5V VGS=VGSseuil=+ 3V


"DS(")

Ce rseau de caractristiques est analogue celui dun JFET, mais le transistor MOS enrichissement ne conduit que pour des valeurs VGS positives (substrat p) et suffisamment importantes pour permettre linversion de la conductibilit.VGS VGSseuil b- La courbe de transconductance ID = f( VGS) VDS donn
'D(m))

"GS(") "GS * "GSseuil

Dans la rgion de saturation, cest une courbe parabolique qui se met sous la forme :

I D = K (VGS VGSSeuil
K est une Cte qui dpend du type de transistor.

)2

B - Transistor MOS dpltion: (ou appauvrissement ou canal diffus)


Dans ce type de transistor, une couche mince de type n est diffuse entre la source et le drain pour constituer un canal conducteur de type n. Ce type de MOSFET fonctionne en polarisation VGS positive ou ngative. 1- Principe de fonctionnement : a- Polarisation VGS = 0 :

68
Pr M. Lahbabi - DGE, FST Fs

Cours de dispositifs Semi-conducteurs Cycle Ingnieur : Systmes Electroniques et Tlcommunications

n+ &anal (n) Substrat (p)

n+

En labsence de polarisation VGS = 0, un courant de drain ID peut circuler entre le drain et la source via le canal conducteur de type n lorsquune tension VDS > 0 est applique. Ce courant ID croit avec la tension VDS. b- Polarisation VGS > 0 : Lorsquon applique une tension VGS > 0, larmature grille se charge positivement et il y a un enrichissement en porteurs dans le canal diffus. Ce qui entrane une augmentation de la conductivit du canal: le nombre dlectrons libres qui traversent le canal augmente.

"G ( %
D S

++++++++++
n+

#########
Substrat (p)

n+

Lorsquune tension VDS > 0 est applique, un courant ID de drain circule dans le canal. Ce courant ID est plus important et command par la tension VGS. Plus la tension grille est positive, plus la conductivit est importante et plus le courant de drain est grand. c- Polarisation VGS < 0 : Lorsque la tension VGS < 0, la grille se charge ngativement. Ceci fait apparatre des charges positives dans le canal qui vont compenser les charges ngatives il y a appauvrissement en charges ngatives (porteurs majoritaires).

69
Pr M. Lahbabi - DGE, FST Fs

Cours de dispositifs Semi-conducteurs Cycle Ingnieur : Systmes Electroniques et Tlcommunications

"G $ % D S

#########
+ ++ ++++++
Substrat (p) n+

n+

Lorsque VGS est assez ngatives, il se forme dans le canal une zone pauvre en porteurs libres ou zone de dpltion qui soppose au passage des porteurs du drain la source, ce qui entrane un blocage du transistor ID = 0. Par consquent, lorsque VGS < 0, le fonctionnement ressemble un TEC jonction. 2- Schma lectrique :
D D

G S canal n

G S canal p

3- Rseaux des caractristiques : a- Caractristique de sortie ID = f( VDS) VGS donn Ce rseau de caractristiques est analogue celui dun JFET complt par les caractristiques VGS > 0 situes au dessus de la caractristique VGS = 0.

70
Pr M. Lahbabi - DGE, FST Fs

Cours de dispositifs Semi-conducteurs Cycle Ingnieur : Systmes Electroniques et Tlcommunications

D G "GS S "GS $ % D G "GS S "GS ( % "DS "DS

'D(m)) VGS=+2V VGS=+1V VGS= 0V VGS=-1V VGS=-2V VGS=Vp bloca!e" % "DS(")

b- La courbe de transconductance ID = f( VGS) VDS donn


'D(m))
,-ime dappauvrissement "GS $ % ,-ime denric!issement "GS ( %

+ "GS(") "GS * "p % "GSmax

Cest une courbe parabolique dquation :

VGS I D = I DSS 1 V P

Valable aussi bien pour les VGS > 0 et les VGS < 0.

Remarque : o Le point Q permet lutilisation du transistor MOS dpltion sans avoir besoin dune polarisation de la grille (NORMALLY ON) : au point Q VGS = 0 ; ID = IDSS . Il se bloque au del d'une tension de grille VGSoff . 71
Pr M. Lahbabi - DGE, FST Fs

Cours de dispositifs Semi-conducteurs Cycle Ingnieur : Systmes Electroniques et Tlcommunications

o La couche doxyde de silicium (SiO2) tant trs mince, une tension VGS > 0 et importante peut facilement la dtruire et le transistor MOS dpltion perdrait ses caractristiques Il existe une tension VGS positive maximale ne pas dpasser. Rsum : Modes de fonctionnement : Transistor MOS appauvrissement : Rgime dappauvrissement : canal n ; VGS < 0 canal p ; VGS > 0 Peut travailler en rgime denrichissement VGS commande IDS (courant command par une tension) Blocage (ID =0) pour VGS = VP = VGSOFF. IDSS est obtenu pour VGS = 0. Caractristiques statiques semblables celles du JFET sauf que lon peut avoir IDS > IDSS. relations usuelles : VGS la caractristique de transfert ID = f(VGS): I D = I DSS 1 V P VGS 1 V la transconductance ou la pente : g m = ( g m )max P
2

avec : (gm)max = gm(VGS=0 ) = -2 IDSS / VP Pour caractriser le transistor, le constructeur donne IDSS et VGSOFF.

Transistor MOS enrichissement : Rgime denrichissement : canal n ; VGS > 0 Canal p ; VGS < 0 VGS commande IDS (courant command par une tension) La valeur VGS pour laquelle le courant ID apparat est VGSSEUIL. relation usuelle : 2

I D = K (VGS VGSSeuil )

Pour caractriser le MOSFET, le constructeur donne K et VGSSEUIL.

III - Transistor CMOS :


(Transistor MOS symtrie complmentaire ou Complementary MOS) Un CMOS consiste construire cte cte sur un mme substrat, un MOS canal p et un MOS canal n. On obtient ainsi un inverseur logique.

72
Pr M. Lahbabi - DGE, FST Fs

Cours de dispositifs Semi-conducteurs Cycle Ingnieur : Systmes Electroniques et Tlcommunications

+"DD

G.

T.

ve

G2

T2

vS

T1 est un canal p, T2 est un canal n. Lorsque Ve = 1 (tat haut), le transistor nMOS (T2) est conducteur, le pMOS (T1) est bloqu la sortie est la masse VS = 0 (tat bas). Lorsque Ve = 0 (tat bas), le transistor nMOS est bloqu, le pMOS est conducteur la sortie est la tension VDD VS = 1 (tat haut). Lorsquun transistor conduit, lautre est bloqu et vice versa. On obtient un inverseur logique Ve Vs 1 0 0 1
'nverseur lo-i/ue

IV- Conclusion et utilisation :


Les dispositifs grille isole (MOS) sont parmi les plus importants de llectronique moderne. En effet les possibilits dintgration trs pousses ainsi que les performances atteintes les ont imposes surtout dans le domaine du numrique. Les TEC dans leur fonctionnement utilisent les porteurs majoritaires dans le processus de conduction leffet de la temprature est moins important que dans les Tr bipolaires. Ils sont aussi de ce fait plus rapides. Les JFET et les MOSFET ont les mmes utilisations en commutation et en amplification des signaux. On prfre les MOSFET pour les utilisations suivantes: Les amplificateurs et les pramplificateurs devant avoir une rsistance dentre trs leve. Commutation rapide pour des frquences de commutation leves. Les appareils de mesure devant avoir une rsistance dentre trs leve telle que oscilloscope, Ohmmtre. Circuits numriques (microprocesseurs mmoires). 73
Pr M. Lahbabi - DGE, FST Fs