Universidad de Oviedo

Arquitectura y Tecnologa de Computadores (09/10)

Area de Arquitectura y Tecnologa de Computadores

Riesgos en la Segmentacin

Tipos de riesgos Soluciones Rendimiento real teniendo en cuenta los riesgos Ejemplo de procesador segmentado sencillo Riesgos Estructurales. Causas Riesgos por Dependencias de Datos. Tipos y soluciones Riesgos de Control. Tipos y soluciones

17

Arquitecturas paralelas, Leccin 5 Procesadores Segmentados y Superescalares

Universidad de Oviedo

Arquitectura y Tecnologa de Computadores (09/10)

Area de Arquitectura y Tecnologa de Computadores

Tipos de Riesgos
Riesgos Estructurales
Conflictos en el uso de los recursos del cauce segmentado por parte de las multiples instrucciones cuya ejecucin se solapa (recursos insuficientemente replicados o UF no segmentadas)

Riesgos por Dependencias de Datos

Problemas derivados de dependencias entre instrucciones cuya ejecucin se solapa

Riesgos de Control
Problemas derivados de las instrucciones de control de flujo, debido al desconocimiento temporal de la siguiente instruccin a ejecutar Consecuencias a minimizar:
18

Arquitecturas paralelas, Leccin 5 Procesadores Segmentados y Superescalares

Universidad de Oviedo

Arquitectura y Tecnologa de Computadores (09/10)

Area de Arquitectura y Tecnologa de Computadores

Soluciones

Tendencia

19

Arquitecturas paralelas, Leccin 5 Procesadores Segmentados y Superescalares

Universidad de Oviedo

Arquitectura y Tecnologa de Computadores (09/10)

Area de Arquitectura y Tecnologa de Computadores

Rendimiento real teniendo en cuenta los riesgos

G=

Profundidad Segmentacin =

Ciclos Detencin por Instruccin

*
20

Arquitecturas paralelas, Leccin 5 Procesadores Segmentados y Superescalares

Universidad de Oviedo

Arquitectura y Tecnologa de Computadores (09/10)

Area de Arquitectura y Tecnologa de Computadores

Ejemplo de procesador segmentado sencillo

Procesador segmentado lineal de 5 etapas (MIPS R3000)
BUS D-L EJE MEM ESC

Etapas: BUS D-L EJE MEM ESC

Busqueda de Instruccin Decodificacin y Lectura de Registros Ejecucin en la ALU (operacin + calculo de direcciones) Acceso a Memoria (lectura o escritura) Escritura en Registro

Todas las instrucciones tardan el mismo tiempo y "atraviesan" todas las etapas (las utilicen o no) Arquitectura de Carga/Almacenamiento (el resto de instrucciones opera sobre registros)
21

Arquitecturas paralelas, Leccin 5 Procesadores Segmentados y Superescalares

Universidad de Oviedo

Arquitectura y Tecnologa de Computadores (09/10)

Area de Arquitectura y Tecnologa de Computadores

Ejemplo de procesador segmentado sencillo

Ciclo de Reloj

9 ...

Instruccin i Instruccin i+1 Instruccin i+2

BUS

D-L BUS

EJE D-L BUS

MEM EJE D-L

ESC MEM EJE ESC MEM ESC

Instruccin i+3 Instruccin i+4

BUS

D-L BUS

EJE D-L

MEM EJE

ESC MEM ESC

22

Arquitecturas paralelas, Leccin 5 Procesadores Segmentados y Superescalares

Universidad de Oviedo

Arquitectura y Tecnologa de Computadores (09/10)

Area de Arquitectura y Tecnologa de Computadores

Riesgos Estructurales

Causas:
Recursos insuficientes: los recursos no se han replicado lo suficiente como para permitir la ejecucin solapada de todas las combinaciones de instrucciones sin dar lugar a prdida de ciclos Unidades Funcionales no segmentadas: no es posible iniciar una secuencia de instrucciones en la que varias consecutivas utilicen esa unidad funcional sin esperas y por tanto prdida de ciclos

23

Arquitecturas paralelas, Leccin 5 Procesadores Segmentados y Superescalares

Universidad de Oviedo

Arquitectura y Tecnologa de Computadores (09/10)

Area de Arquitectura y Tecnologa de Computadores

Riesgos por recursos insuficientes

Requerimientos: En cada ciclo debe efectuarse ...

lectura de una instruccin lectura o escritura de un dato lectura del contenido de dos registros escritura de un registro operacin de ALU y clculo del nuevo valor del PC (en la etapa BUS)
24

Arquitecturas paralelas, Leccin 5 Procesadores Segmentados y Superescalares

Universidad de Oviedo

Arquitectura y Tecnologa de Computadores (09/10)

Area de Arquitectura y Tecnologa de Computadores

Riesgos por recursos insuficientes

Ciclo de Reloj 1 BUS 2 D-L BUS 3 EJE D-L BUS 4 MEM EJE D-L BUS 5 ESC MEM EJE D-L BUS ESC MEM EJE D-L ESC MEM EJE ESC MEM ESC 6 7 8 9 ...

No Carga/Alm.
Instruccin i+1 Instruccin i+2 Instruccin i+3 Instruccin i+4

Ciclo de Reloj

1 BUS

2 D-L BUS

3 EJE D-L BUS

4 MEM EJE D-L

5 ESC MEM EJE BUS

9 ...

Carga/Almac.
Instruccin i+1 Instruccin i+2 Instruccin i+3 Instruccin i+4

ESC MEM D-L BUS ESC EJE D-L MEM EJE ESC MEM ESC

25

Arquitecturas paralelas, Leccin 5 Procesadores Segmentados y Superescalares

Universidad de Oviedo

Arquitectura y Tecnologa de Computadores (09/10)

Area de Arquitectura y Tecnologa de Computadores

Riesgos por Unidades Funcionales no segmentadas

D -L

U F1

M EM

UF21

UF22

D -L

UF1

M EM

U F2

26

Arquitecturas paralelas, Leccin 5 Procesadores Segmentados y Superescalares

Universidad de Oviedo

Arquitectura y Tecnologa de Computadores (09/10)

Area de Arquitectura y Tecnologa de Computadores

Riesgos por Unidades Funcionales no segmentadas

D -L

UF1

M EM

U F2

No se pueden soportar 2 instrucciones que necesiten UF2 en 2 ciclos consecutivos La frecuencia de instrucciones que puede soportar la unidad no segmentada est limitada:

fmax =

fmax =
27

Arquitecturas paralelas, Leccin 5 Procesadores Segmentados y Superescalares