Mircoles 13 de Noviembre de 2002 .

IE- 503 Estructuras de Computadoras Digitales

II Examen Parcial
Prof. Gilbert Ramrez Prof. Lochi Yu Nombre:___________________________________________ Carn:______________ I Parte. Teora (40%) 1. Pareo: Seleccione el trmino que mejor describe cada definicin de la derecha. Los trminos no se repiten ni sobran. (22%, 2% c/u) tienen un slo transductor para todas posiciones de a. memoria principal
b. c. d. e. f. g. h. i. j. k. memoria interna de la CPU memoria secundaria acceso aleatorio acceso secuencial acceso asociativo volatibilidad memoria dinmica, formado por capacitores memoria esttica, formado por flip-flops direccionamiento coincidente direccionamiento lineal memoria,lenta pero barata caracterstica que describe la integridad del dato segn suministro de energa memoria a la cual, una vez almacenado el dato, permanece indefinidamente contiene el programa principal, generalmente de tecnologa dinmica posiciones accesadas en cualquier orden sin alterar el tiempo de acceso acumulador,puntero de pila,PC,Status se utiliza varios decodificadores, requiere menos salidas se utiliza un slo decodificador,imprctico con una gran cantidad de palabras memoria a la cual, los datos almacenados requieren refrescamiento peridico bsqueda por etiquetas o por datos, usadas para memoria cache o virtual discos duros, flexibles, pticos

2. Seleccin nica: Escoja la mejor opcin: (18%, 2% c/u) a. La definicin de memoria RAM es: 1. Tipo de memoria en donde el acceso a cualquier posicin toma un tiempo distinto dependiendo donde se encuentre el dato. 2. Tipo de memoria en donde el acceso a cualquier posicin toma el mismo tiempo, independientemente de escritura o lectura. 3. Memoria de lectura y escritura con un solo transductor. 4. Ninguna de las anteriores 5. Todas anteriores

b. Cules son los 2 tipos de codificacin de datos utilizados en los discos flexibles? 1. FM y PCM 2. MFM y PCM 3. FM y MFM

4. Ninguna de las anteriores 5. Todas las anteriores

c. La lnea CB se utiliza para 1. Indicar el inicio de un ciclo de instruccin 2. Accesar la memoria externa 3. Indicar la ejecucin de una instruccin 4. Ninguna de las anteriores 5. Todas las anteriores d. Cual de las siguientes situaciones no es verdadera? 1. Cuando se accesa el dato al ejecutarse una instruccin LDA, la lnea L/E = 1 y la lnea M = 1. 2. Cuando se ejecuta la instruccin OUT, la lnea L/E = 0, y M = 0. 3. Cuando se ejecuta la instruccin STA absoluto, L/E = 0, y M = 1. 4. Ninguna de las anteriores 5. Todas las anteriores e. Indique cual de las siguientes situaciones no es posible 1. Si la lnea de interrupciones se activa, la CPUCR reconoce la interrupcin despus de ejecutar la siguiente instruccin. 2. La bandera I se puede utilizar para inhibir la interrupcin causada por una peticin de DMA. 3. La bandera I en alto indica que la seal de INTOK es vlida para los dispositivos. 4. Ninguna de las anteriores 5. Todas las anteriores f. La lnea INT en la CPUCR se utilizan para 1. Interrumpir un dispositivo de entrada/salida que tiene datos disponibles 2. Sealizar que un dispositivo de E/S requiere atencin. 3. Solicitar a la CPUCR acceso a los buses de datos y direcciones. 4. Ninguna de las anteriores 5. Todas las anteriores g. Se tiene un registro el cual cada bit tiene una funcin en particular, y se desea alterar o leer slo un bit: 1. Para forzar un valor de 1 en el bit 4 se usa OR lgica %010000 2. Para leer un valor en el bit 1 se usa una AND %000010 y se revisa si es mayor que cero 3. Si se hace una AND %111110 se fuerza un valor de 0 en el bit 0 4. Ninguna de las anteriores 5. Todas las anteriores

h. Observando el siguiente dibujo, el contenido de esta memoria es (de 0 a 3):

1. @40, @04, @11 y @55 2. @76, @67, @33 y @22 3. @37, @73, @66 y @22 4. @13, @56, @04 y @11 5. Ninguna de las anteriores

i. Qu tipo de memoria se muestra a continuacin?

1. 4 x 2 bits 2. 2 x 4 bits 3. 1 x 8 bits 4. 4 x 4 bits 5. Ninguna de las anteriores

Nombre:________________________________________ Carn:____________ II Parte (60%) 1. Se tiene el siguiente programa: @1020 LDA #@05 INA STA @0753 Complete en el diagrama de temporizacin, las seales CM, BUSDIR, M, BUSDAT y L/E (4% cada uno)

2. Si se tiene el siguiente circuito de decodificacin de instrucciones:

Cul mdulo se habilita al realizar las siguientes instrucciones?: 1. STA %11110:________________(4%) 2. LDA %01000:________________(4%) 3. LDA %10111:________________(4%) 4. OUT %00101:________________(4%) 5. OUT %00010:________________(4%)

3. Al ejecutarse el siguiente programa:

@2031 LDA #@34 INA PHA STA @1000 CLC ROL HLT . . . @3456 DCA DCA RTI @7700 @34 @7701 @56 Ocurre una interrupcin mientras se est ejecutando la instruccin STA. a. Cul es el valor que se guard en la posicin @1000? @5634 INA RTI

b. Qu valor tiene el acumulador antes de ejecutar el RTI?

c. Qu valor del Contador de Programa se apil al entrar a la interrupcin?

d. Cul es el valor final del acumulador al terminar el programa?

e. Cul es la direccin de la subrutina de atencin de interrupciones?