Integrantes: Jeffrey Anderson Medina Garzn David Monroy

Super Cad
Supercad es un programa que est especializada para la elaboracin de los circuitos electrnicos. Tambin interacta directamente con el software de simulacin (SuperSIM) y (mentalSPICE) y software de diseo de circuitos impresos (SuperPCB). Versin actual: V7.1 (32 bits). Gracias a nuestra asociacin con McGraw -Hill en la produccin de la Enciclopedia de circuitos electrnicos CD-ROM, el editor de esquemas Supercad est convirtiendo rpidamente en un estndar para la introduccin del esquema.

Caractersticas principales de Supercad para Windows:

Seales visuales entrada de comandos todos los comandos son visibles desde los mens desplegables, cuadros de dilogo o botones de la barra de herramientas, con un estado de la tcnica, la interfaz grfica moderna del siglo 21 (Microsoft Windows). Biblioteca soporta una gran biblioteca de TTL, CMOS, analgico, la memoria y las partes discretas est disponible de inmediato y, adems, el usuario puede hacer fcilmente las piezas nuevas utilizando el editor de partes biblioteca, o con la utilidad. Fcil de usar comandos de entrada de objetos que stos permitan la entrada de lneas, autobuses, rectngulos, elipses, texto y otros objetos. Fcil de usar grficos comandos de edicin que incluyen copiar, mover, rotar, estirar, erase, ambos objeto individual y agrupados objeto ediciones se les permite Edicin avanzada caractersticas que incluyen banda elstica de las piezas movidas, modos automticos, auto-incrementa texto, dibujo, rotacin limitada a un grado de precisin, y otros. Generacin automtica bus aadiendo autobuses para partes digitales , como los registros es fcil, slo tiene que introducir un nombre de bus , el ndice de partida, los puntos de inicio y fin, y el software aade todas las lneas de conexin y nombres de seales. Cajetn Actualizacin automtica Supercad automticamente nombres, fechas , nmeros de la pgina de dibujo, y entra en el tamao del dibujo ( AE ) en cada pgina de un esquema. Cruces de lneas automticas Supercad automticamente coloca los puntos de conexin en las intersecciones de lnea. Esquemas flexibles de salida se pueden generar en cualquier impresora compatible con Windows matricial, impresora lser, impresora Postscript o plotter. Adems, los esquemas pueden ser producidos en DXF. Dibuja a la medida y un zoom operaciones independientemente de su tamao esquemtica, una pgina de dibujo puede ser reducido y se muestra dentro de la ventana de visualizacin, y cualquier parte de esta pantalla se puede ampliar a su tamao normal. Built-in editor de biblioteca nuevas piezas rpidamente pueden disearse usando el editor de biblioteca, que tambin incluye un asistente de biblioteca para ayudarle a empezar. Pgina mltiple esquemas Supercad permite hasta 32 hojas en un solo archivo.

Library part categories

ANALOG CMOS 4000 series CONNECTORS DEVICES DSP(digital signal processors) GENERIC (TTL/CMOS 7400 series) MEMORY MICRO(microprocessors) PLD

Hasta 180 categoras en absoluto!

Toolbar Operations
Enter text Enter line Enter bus Enter arrow Enter rectangle Enter polygon Enter arc Enter triangle Enter fill Enter library part Select edit mode Draw to fit Erase Rotate Mirror Vertical flip Show origins Select grid Select drawing scale Select drawing sheet

Finger Tip (Mouse) Edit Operations

Copy (shift-drag with mouse) Move (drag object with mouse) Stretch (drag endpoint with mouse) Select (click over object) Edit part (right-mouse click over part) Edit object (right-mouse click over object)

Keyboard Operations
F1 F2 F4 F5 F6 F7 F8 F9 F10 ESC Ctrl F Ctrl C Ctrl V Ctrl Z Enter HELP mode Goto Bookmark Center schematic Access library parts Toggle rubberband mode Remove last object Clear schematic sheet Enter edit mode Toggle snap-to-grid mode Exit text or other mode, re-draw Find Copy to clipboard Paste Undo T B W L K R Q Y E PgUp PgDn +(plus) -(minus) P Enter text Enter bus Enter Arrow Enter line Enter arc Enter rectangle Enter rounded rectangle Enter triangle/polygon Enter ellipse Zoom in (magnify) Zoom out Next drawing layer Last drawing layer Show parts bin

Menus
File Load Save Save As Add, delete schematic sheet Print Print Preview Export Exit Setup Drawing size A-E Library parts Clipboard General Colors Selective editing Font Project Edit Clear Select edit mode Erase Rotate Mirror Origin Copy Paste Find/Replace text Edit/Advanced Autoincrement text Check schematic Align objects Re-grid Clear Bookmarks Goto Bookmark View Draw-to-fit Zoom In Zoom Out Center Scale Drawing plane

Display Oscilloscope Fourier Display Logic analyzer Marking function Simulation step

Utilities Bill of Materials Design Rules BUILD Utility Edit Libraries New Library Part Printed Circuit Board Digital Simulation Analog Simulation Netlist

Window New Window Cascade Tile Arrange Icons Close All Windows

Help Index Tip of the Day About Web site

Descripcin general de bloques de funciones

Serie RS adopta los mtodos de programacin mediante el uso de bloques de funcin. Un total de 8 bloques de funciones generales, 14 bloques de funciones especiales, y 8 de entrada y la funcin de salida bloques estn configurados. Y cada bloque puede lograr una funcin de control especfica de forma independiente, por ejemplo, TOND, TOFD, SPBL, TPBL, SCHD, etc. Como varios bloques son ligados de una manera especfica, las funciones de control relativamente complicados se pueden realizar programacin con bloques de funciones es ms simple y mejor valorada que el convencional.

Programacin de instrucciones PLC. Los siguientes tipos de operador de los bloques de funcin SR estn disponibles para las opciones: 1. Opciones de los puertos de entrada : Ia0 ~ IA7 , IB0 ~ IB5 ( puertos de entrada de la mquina de 22 puntos ) , IC0 ~ IC7 , ID0 ~ ID3 ( puertos de entrada del mdulo de extensin 1 ) , IE0 ~ IE7, IF0 ~ IF3 (entrada puertos del mdulo de extensin 2 ), IG0 ~ IG7 , IH0 ~ IH3 ( puertos de entrada del mdulo de ampliacin 3 ) , V00 ~ V31 ( teclas virtuales ) , HI ( alto estatus potencial ) , LO ( bajo nivel potencial ), X (sin conexin de entrada ), telfono de pulso en dos tonos : P0 -P9 . 2 . Opciones de puertos de salida : QA0 ~ QA7 ( puertos de salida de la mquina ) , QC0 ~ QC7 ( puertos de salida del mdulo de extensin 1 ) , qe0 ~ QE7 ( puertos de salida del mdulo de ampliacin 2 ) , QG0 ~ Dg7 ( puertos de salida del mdulo de extensin de 3 ) 3.1 Bloques de funciones generales ( GF ) Hay 8 bloques de funciones generales en total que se enumeran en la siguiente tabla :

Tabla 1:

AND Conexin en serie de un cierto SR En el smbolo de Y es el nmero de contactos en lnea de SR se muestra de la siguiente manera:

AND & RLO Slo cuando todos los estados de las entradas son 1 y al menos el estado de una entrada es 0 en el ltimo perodo, el estado de salida de la prueba con lmite de RLO es 1. Si la lnea de entrada de este bloque de funcin (X) no est conectado, esta entrada es X = 1. El diagrama de tiempo de Y con la prueba de lmite de RLO se muestra de la siguiente manera:

OR Conexin en paralelo de un determinado nmero en SR, se muestra el smbolo de la O de contactos se muestra en la lnea de SR de la siguiente manera: diagrama de la siguiente manera:

NOT El inversor de fase se indica en el smbolo de no se muestra Diagrama de lneas del SR de la siguiente manera: de la siguiente manera:

Este bloque de funcin no se llama, porque si el estado de la entrada es 0, la salida Q es 1, y viceversa. En otras palabras, no es el inversor de fase para el punto de entrada.

XOR En el diagrama de la lnea SR, los dos conmutador de SR, el smbolo de contactos para XOR estn conectados en serie XOR se muestra de la siguiente manera:

NAND Conexin en paralelo de un determinado nmero de El smbolo de NAND es Contactos NC se muestra en el diagrama de lnea de SR se muestra de la siguiente manera:

NAND & RLO Slo cuando el estado de al menos una de la entrada es 0 y los estados de todas las entradas en la ltimo perodo es 1, el estado de la salida de esta NAND con la prueba de lmite de RLO es 1. Si una lnea de entrada de este bloque de funcin (X) no est conectado, el estado de esta de entrada es X = 1. Diagrama de tiempo de NAND con la prueba de lmite de RLO se muestra de la siguiente manera:

NOR Conexin en serie de un cierto SR En el smbolo de NI es Contactos NC se muestra en la lnea que se muestra de la siguiente manera: En NI bloque de funcin, cuando los estados de todos los insumos son de bajo potencial (estado 0), a continuacin, se conecta la salida (estado 1). Si el estado de cualquier entrada es alto potencial (estado 1), a continuacin, se abre la salida (estado 0).

TOND
DESCRIPCIN
Despus de TRG se activa, el tiempo de retardo temporizador empieza a contar. (Si parada TRG disparo durante el tiempo de temporizador, el temporizador finalizar el momento).

Despus de un tiempo T, la salida est activada (la seal de salida de 0 a 1)

Si todava hay seal de disparo, cuando el tiempo T est para arriba, la salida ser en.

Si el pasador de propiedad de la P de salida es conectado con el pasador de propiedades de la SLCD, el parmetro de esta funcin bloque ser transferido a HMI.

TOFD
DESCRIPCIN
Conecte el temporizador del retraso de tiempo de la Entrada TRG el relevo, cuando la entrada TRG (el gatillo) est en el borde que desciende (cambiando de 1 a 0).

El temporizador de desconectar el relevo de retraso de tiempo es reinicializado va la R (la Entrada de Puesta a cero), y la Q de Salida es puesta a 0. (La r tiene la prioridad ms alta con TRG.)

La salida es desconectada (la T de Parmetro de estado de Q es cambiada de 1 a 0), cuando el tiempo la T transcurre.

La Entrada TRG es activada entonces la Q de Salida de salida es conectada (Q=1) y es seguida hasta que sea reinicializado cuando el tiempo de juego la T aumenta. Si el alfiler de propiedad de la salida P es unido con el alfiler de propiedades del SLCD, el parmetro de este bloque de funcin ser transferido a HMI.

SPBL

TPBL

MTOD

BLNK

PONS

UDCT

CMPR

T/C-CMPR

SCHD

TSEQ (Time Sequence)

SSEQ (Step Sequence)

HOUR

Function Description: When there is a high potential on INC, the system time will increase one hour automatically. When there is a high potential on DEC, the system time will decrease one hour automatically.

Input & Output Blocks