You are on page 1of 13

UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA

E. P. INGENIERA ELECTRNICA

INFORME PREVIO DE BIESTABLES ASINCRONOS Y SINCRONOS


ASIGNATURA: SISTEMAS DIGITALES

HORARIO/TURNO: 11:00-14:00/90G PROFESOR: INTEGRANTE: UTRILLA SALAZAR, DARIO RUIZ RODRIGUEZ OMAR ARTEMIO 1113220574

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

INFORME PREVIO DE BIESTABLES ASINCRONOS Y SINCRONOS


1. Describir el concepto de biestable asncrono, analice su funcionamiento y mencione los tipos de latches. Biestable asncrono Es cuando cambia de estado, evoluciona a otro estado sin la seal de reloj, por lo general estos biestables son llamados latches. El latch (cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos estados que se suele agrupar en una categora diferente a la de los flip flops. Biestable asncrono o latch es un multivibrador capaz de permanecer en uno o dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones o de reloj (clock).este dispositivo es muy utilizado en la electrnica digital como memoria de informacin. Y solo vara su estado variando sus entradas de control. Bsicamente, los latches son similares a los flip-flops, ya que ambos son tambin dispositivos que permanecen en su estado gracias a su capacidad de realimentacin. Entre los tipos de latches que existen tenemos el R-S y el D. Biestable S-R Es el tipo de biestable ms usado en la electrnica digital se pueden activar con entrada en alto o en bajo, si se activan con entrada en alto estn compuestas por compuertas NOR y si se activan con entrada en bajo estn compuestas con compuertas NAND.

a) Latch S-R con entrada activa a nivel alto

b) Latch con entrada activa a nivel alto

Para el anlisis tomaremos el latch S-R con entrada en alto obteniendo la siguiente tabla que muestras el comportamiento del latch segn los estmulos o entradas.

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

Tabla1

S 0 0 0 0 1 1 1 1 Ecuacin caracterstica:

R 0 0 1 1 0 0 1 1

Qn

0 1 0 1 0 1 0 1

Qn 1 0 1 0 1 0 1 0

Qn 1

0 1 0 0 1 1 NV NV

Qn 1 1 0 1 1 0 0 NV NV

Qn1 S RQn
Biestable D El latch tipo D se diferencia del latch S-R en que solo tiene una sola entrada de control y tambin tiene otra de habilitacin (enable), cuando la entrada D esta en alto y enable tambin, el latch se pone en estado set, y si D esta en nivel bajo y en enable en alto pasa a estado reset.

Composicin de un latch tipo D

Tabla de verdad.
Tabla 2

S 0 0 1 1

R 0 1 0 1

Q NV 0 1 Q

NV 1 0

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

2. Describir el concepto de biestable sncrono, analice su funcionamiento y describa los tipos de flip flops convencionales. Los flip flops son dispositivos sncronos de dos estados, tambin conocidos como multivibradores biestables. En este caso, el trmino sncrono significa que la salida cambia de estado nicamente en un instante especfico de una entrada de disparo denominada reloj (CLK), la cual recibe el nombre de entrada de control. Esto significa que los cambios en la salida se producen sncronamente con la seal de reloj. Son multivibradores biestables que tienen una entrada especial de disparo para un reloj (clock), la cual recibe el nombre de entrada de control C, esto significa que los cambios de salida se producen sincronizada ment con el reloj, tambin cuentan con otras entradas que tienen mayor prioridad que las entradas de control sincronizadas por reloj llamadas controles asncronos y en ella no interfieren los pulsos del reloj. Entre los tipos de flip flops convencionales son el R-S, el J-K y el D. Flip Flop S-R Las entradas S y R de un flip flop S-R se denominan entradas sncronas, dado que los datos en estas entradas se transfieren a las salidas del flip flop solo con el flanco de disparo del impulso del reloj. Cuando S esta en alto y R en bajo la salida Q pasa a estado SET con el disparo del reloj. Cuando S esta en bajo y R esta en alto la salida Q pasa a estado RESET con el disparo del reloj. Cuando S y R estn en bajo el flip flop almacena el estado anterior. Y cuando S y R estn ambos en alto es un estado no permitido y las salidas dependern de la velocidad con la que fluye la seal desde la entrada a la salida.

Composicin de un flip flop R-S

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

Tabla de verdad.
Tabla 3

S 0 0 1 1

R 0 1 0 1

CLK X

Qn 1 Qn

Qn 1

Observaciones No cambio Reset Set No valido

0 1 ?

Qn 1 0 ?

Ecuacin caracterstica:

Qn1 S RQn
Flip Flop tipo D Es un dispositivo muy til cuando se necesita almacenar un nico bit de datos (1 0). Tiene el mismo diseo que un flip flop S-R pero que ha unido las entradas R y S con un inversor. Si cuando se aplica un pulso del reloj la entrada D esta en alto el flip flop se activa (Set) de caso contrario si durante un pulso la entrada D esta en bajo el flip flop pasa a estado Reset.

Composicin de un flip flop tipo D

Tabla de verdad.
Tabla 4

D 1 0 Ecuacin caracterstica:

CLK

Q 1 0

0 1

Observaciones Set Reset

Qn1 D

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

Flip Flop J-K Es el flip flop ms usado en la electrnica digital. El flip flop J-K es idntico a un flip flop S-R en las entradas de control, pero la diferencia se encuentra en que el flip flop J-K no tiene condicin no valida en sus salidas.

Composicin del flip flop J-K

Tabla de verdad.
Tabla 5

J 0 0 1 1

K 0 1 0 1

CLK

Q(t+1) (t+1) Observaciones (t) Q(t) No cambio 0 1 Reset 1 0 Set (t) Q(t) Basculacin

Ecuacin caracterstica:

Qn J Qn KQn
3. De los manuales tcnicos obtener los IC TTL Y CMOS que realizan la funcin de latch y flip flops, analice su tabla de verdad y funcionamiento. Latch S-R TTL 74LS279

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

Composicin del integrado 74LS279

Tabla de funciones

CMOS MC4043B

Composicin del integrado MC14043B

Tabla de funciones

Latch tipo D TTL 74LS75

Composicin del integrado 74LS75

Tabla de funciones

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

CMOS4042B

Composicin del integrado CMOS4042B

Tabla de funciones

Flip flop R-S TTL 74L71

Composicin del integrado 74L71

Tabla de funciones

Flip flop J-K 74HC112

Composicin del integrado 74HC112

Tabla de funciones

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

4. Cul es la diferencia principal entre un Latch y el Flip Flop? Si bien ambos son dispositivos multivibradores biestables y se usan mucho en la electrnica digital para el almacenamiento de datos. El latch solo cuenta con entradas de control mientras que los flip flop aparte de estas entradas de control asncronas cuenta con una entrada especial para un reloj (clock) esto hace que los cambios de estado sean al ritmo de las pulsaciones del reloj. 5. Analice el funcionamiento del Flip flop Maestro-Esclavo; investigar sus ventajas. Flip flop Maestro-Esclavo Un flip flop maestro-esclavo se construye con dos flip flop, uno sirve de maestro y el otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La informacin de entrada es transmitida hacia el flip flop maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo, entonces el esclavo pasa al mismo estado del maestro. El comportamiento del flip flop maestro- esclavo que acaba de describirse hace que los cambios de estado coincidan con la transicin del flanco negativo del pulso.

Flip flop Maestro-Esclavo

Flip flop S-R Maestro-Esclavo Los flip flops maestro-esclavo han sido ampliamente utilizados hasta la aparicin de los disparados por flanco, que poco a poco los van sustituyendo. La razn fundamental es que funcionan de forma idntica y los disparados por flanco necesitan menos puertas lgicas. La construccin de un flip flop maestro esclavo S-R se realiza a partir de dos cerrojos S-R con entrada de habilitacin conectados en cascada, de forma que la seal del reloj entra al cerrojo maestro y la seal de reloj complementada entra al esclavo. Solo el cerrojo maestro est habilitado cuando el reloj es 1. Durante todo ese intervalo de tiempo, sus salidas irn acorde con sus entradas. Si se produce una variacin, la salida ir acorde con sus entradas. Si se produce una variacin, la salida actuara en consecuencia. Cando llega el lanco negativo de reloj, se habilita el cerrojo esclavo (y se deshabilita el maestro), que toma la salida del maestro (que ya no pueden variar porque se

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

encuentra deshabilitado). Por tanto, en un tiempo igual al tiempo de propagacin del cerrojo esclavo justamente despus del flanco negativo del reloj, la salida del cerrojo esclavo acta en consecuencia. Flip flop J-K Maestro-Esclavo Construiremos un flip flop J-K a partir de un S-R (esta vez en su versin maestroesclavo), realimentando las salidas hacia la entrada tal como se muestra en la figura, que tambin muestra el smbolo lgico asociado.

Flip flop J-K Maestro-Esclavo

Y su tabla de verdad:
Tabla 6

J 0 0 1 1

K 0 1 0 1

CLK

Qn 1 Qn

Qn 1

0 1

Qn

Qn 1 0 Qn

6. Describir las caractersticas de disparo de flip flops por pulso y por flanco. Los flip flop disparado por flanco cambian de estado con el flanco positivo (flanco de subida) o con el flanco negativo (flanco de bajada) del impulso de reloj y es sensible a sus entradas solo en esta transicin de reloj. Los flip flop disparados por pulsos cambian de estado en su salida nicamente con las entradas preset (PRE) y clear (CLR) independientemente de la entrada de reloj, poniendo a set al flip flop cuando est en preset y a reset cuando est en clear 7. Utilizando flip flop J-K, desarrollar los circuitos para convertir a: a. Flip Flop R-S. b. Flip Flop D. c. Flip Flop T.

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

De flip flop J-K a R-S Primero recordemos la tabla de verdad de J-K:


Tabla 7

J 0 0 1 1

K 0 1 0 1

CLK

Qn 1 Qn

Qn 1

0 1

Qn

Qn 1 0 Qn

Tabla 8

J 0 0 0 0 1 1 1 1

K 0 0 1 1 0 0 1 1

Qn 1

0 1 0 1 0 1 0 1

Qn 1 0 1 0 0 1 1 1 0

Tabla de transicin de estados:


Tabla 9

Qn

0 0 1 1

Qn 1 0 1 0 1
Tabla 10

J 0 1 X X

K X X 1 0

J 0 0 1 1

K 0 1 0 1

CLK

Qn 1 Qn

Qn 1

0 1 X

Qn 1 0 X

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

Tabla de verdad del flip flop R-S:


Tabla 11

S 0 0 0 0 1 1 1 1

R 0 0 1 1 0 0 1 1

Qn 0 1 0 1 0 1 0 1

Qn 1 0 1 0 0 1 1 X X

J 0 X O X 1 X X X

K X 0 X 1 X 0 1 0

Usando karnaugh, tomando como variables (S, R, Qn ) para las salidas J y K; J S y K R ; con estas relaciones adaptamos el flip flop R-S partiendo de un flip flop JK.

Mapa de karnaugh

De flip flop J-K a D Tabla de verdad del flip flop D:


Tabla 12

D 0 1

CLK

Qn 1

0 1

Qn 1 1 0

Ahora relacionamos el comportamiento de los flip flop (D, J-K):

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

Tabla 13

D 0 0 1 1

Qn 0 1 0 1

Qn 1 0 0 1 1

J 0 X 1 X

K X 1 X 0

Haciendo karnaugh para relacionar ambos flip flop: J S R y K RS

Mapa de karnaugh

De flip flop J-K a T Tabla de verdad del flip flop T.


Tabla 14

T 0 1

CLK

Qn 1 Qn

Qn 1

Qn
Qn

Qn

Ahora relacionamos el comportamiento del flip flop (T, J-K):


Tabla 15

T 0 0 1 1

Qn 0 1 0 1

Qn 1 0 1 1 0

J 0 X 1 X

K X 0 X 1

Haciendo karnaugh para relacionar ambos flip flop: J T y K T