Академический Документы
Профессиональный Документы
Культура Документы
Presentar el diagrama de tiempos de los circuitos del experimento. Presentar las tablas de transicin, diagramas de estados, etc. Indique a qu tipo de circuito secuencial corresponde cada uno de los que ha analizado. EJEMPLO1 de Diseo Disear e implementar un circuito secuencial utilizando flip flops tipo JK, para controlar una bomba de agua que cumpla con las siguientes caractersticas: El controlador a disear debe de contar con las siguientes entradas: - Tanque de agua lleno - Tanque de agua vaco - Cisterna de agua lleno - Cisterna de agua vaco Como salida se debe considerar - La bomba de agua B El control debe funcionar de la siguiente forma: - La bomba debe de encender solo si el Tanque est vaco y la cisterna est llena. - La bomba se debe de apagar si el tanque se llena o la cisterna est vaca. De las condiciones de operacin asi como el modo de operacin, podemos definir dos estados bsicos. - Motor Encendido (Estado cero) - Motor Apagado (Estado uno) Justifique si es una mquina de Moore o de Mealy. SOLUCION: Considerando: {
Tabla de Estados:
1 0 0 1 1
1 0 1 0 1
d 1 d 1 d
1 d 0 d 0
1 0 1 0 1
00 1 1
01 0 1
11 d d
10 d d
Comprobamos que la salida no depende de las entradas en un circuito secuencial tipo Moore.
Tabla de Estados: x1x2 y A B 00 B/1 B/1 01 A/0 A/0 11 B/1 B/1 10 B/1 B/1
Tabla de Transicin: A=0 B=1 x1x2 y 0 1 Tabla de verdad: x1 0 0 0 0 1 x2 0 0 1 1 0 y 0 1 0 1 0 J 1 d 0 d 1 K d 0 d 1 d z 1 1 0 0 1 00 1/1 1/1 01 0/0 0/0 11 1/1 1/1 10 1/1 1/1
0 1 1
1 0 1
d 1 d
0 d 0
1 1 1
00 1 1
01 0 1
11 d d
10 d d
Para K: y x2 x1 0 1 00 d d 01 d d Para la salida z: y x2 x1 0 1 00 1 1 01 0 1 Como vemos en un circuito secuencial tipo Mealy la salida depende de las entradas y de la salida del Flip flop, pero en este caso se observa que la salida no depende de la salida del Flip flop (y) por lo que no va sincronizarse con el reloj, por lo tanto no sera un circuito secuencial sncrono, debido a que solo la salida del flip flop es sincronizada por los pulsos del reloj. Por ello justificamos que no se puede realizar un circuito Mealy del problema, entonces solo se puede realizar en una maquina Moore. 11 0 1 10 1 1 11 1 0 10 0 0
X2
U4:A
1 7404 2 1 3 2 74LS32 J CLK
R S 2
0
X1
U3:A U1:A
Q 15 A B Q 14 C D
0
U4:B
3 7404 4 1
4 1 16
U2:A
3
74LS76
3 2 74LS08
CLOCK
Vcc
EJEMPLO2 de Diseo CIRCUITO SECUENCIAL TIPO MOORE Para el circuito secuencial tipo Moore, mostrado en la figura, deducir las ecuaciones caractersticas, la tabla y el diagrama de estado del circuito. Utilize Flip-flop tipo JK (74LS76 y/o otros adicionales)
( ) ( ) ( ) ( ) ( ) ) (
Diagrama de Estados:
Diagrama de Tiempos:
CLOCK x y1 y2 z A B B D D D D B B A A C C C C D D B B D
Ejemplo 3 de Diseo. CIRCUITO SECUENCIAL TIPO MEALY Definicin del problema: Para el circuito secuencial tipo Mealy, mostrado en la figura, deducir las ecuaciones caractersticas, la tabla y el diagrama de estado del circuito. Utilize Flip-flop tipo J-K (74LS74 y/o otros adicionales)
TABLA DE TRANSICIN Y DE ESTADOS MEALY y1 y2\X 00 01 11 10 Sea: 0 00/0 00/0 00/0 00/0 1 01/0 10/0 10/1 10/1
A=00 B=01 C=11 D=10 y1 y2\X A B C D 0 A/0 A/0 A/0 A/0 1 B/0 D/0 D/1 D/1
3. Dada una seal de reloj de 100 MHz, disee un circuito usando flip-flops tipo D para generar seales de reloj de 50 y 25 MHz. Trace un diagrama de tiempo para las tres seales de reloj, suponiendo retrasos razonables.
TABLA DE ESTADOS: z B A 0 1
y A B
TABLA DE TRANSICION: z 1 0 0 1
y 0 1
y 0 1
1 0
TABLA DE ESTADOS: z B C D A 0 0 1 1
y A B C D
TABLA DE TRANSICION: z 01 11 10 00 0 0 1 1
y1y2 00 01 11 10
y2 y1 0 1
0 1 0
1 1 0
y2 y1 0 1
0 0 1
1 0 1
5. Disear un sistema Mealy con una entrada X y una salida Z de tal forma que Z = 1 si X es actualmente 1 y tambin ha sido 1 en los dos pulsos de clock anteriores.
MAPAS DE KARNAUGHT x y1 y2 00 01 11 10 0 1 1 1 d 1 0 0 0 d x y1 y2 00 01 11 10 0 1 1 1 d 1 1 1 0 d x y1 y2 00 01 11 10 0 0 0 0 d 1 0 1 0 d
CIRCUITO IMPLEMENTADO
7. Analizar los circuitos del cuestionario final y verificar con un simulador (proteus u otro) el funcionamiento de estos circuitos. Anexar sus archivos de simulacin.