Tema5 Introduccion A Los STR

Tema 5: Introduccin a los Sistemas en Tiempo Real
INDICE: Introduccin al Tiempo Real: Conceptos Bsicos Secuenciamiento de tareas Soporte para Sistemas en Tiempo Real
Tema 5: Sistemas en Tiempo Real Informtica Industrial 3 Ing. Tcnico Industrial en Electrnica Industrial
Introduccin al Tiempo Real

Definiciones:
Cualquier sistema en el que el tiempo en el que se produce la salida es significativo. Esto generalmente es porque la entrada corresponde a algn movimiento del mundo fsico, y la salida est relacionada con dicho movimiento. El intervalo entre el tiempo de entrada y el de salida debe ser lo suficientemente pequeo para una temporalidad aceptable. Sistema en tiempo real son aquellos que deben producir respuestas correctas dentro de un intervalo de tiempo definido. Si el tiempo de respuesta excede ese lmite, se produce una degradacin del funcionamiento y/o un funcionamiento errneo.

Clasificacin (segn requisitos temporales)
Tiempo real estricto (hard real time): Cuando es absolutamente necesario que la respuesta se produzca dentro del lmite especificado. Ej.: control de vuelo. Tiempo real no estricto (soft real time): Cuando se permite la prdida ocasional de especificaciones temporales, aunque debe cumplirse normalmente. Ej.: sistema de adquisicin de datos Tiempo real firme (firm real time): Cuando se permite la prdida ocasional de especificaciones temporales, pero dicha perdida no implica beneficios ya que la respuesta retrasada es descartada. Ej.: sistema multimedia.

Clasificacin (segn aplicaciones)
Control de procesos industriales: Conseguir que un variables siga una evolucin determinada (temperatura, caudal, presin, etc.) La misin del computador es generar las seales que permiten conseguir el objetivo, a partir de la medida de la variable a controlar, del valor especificado para sta y de un determinado algoritmo de control. Manufactura: control sobre los procesos de fabricacin, con el objetivo de reduccin de costes y/o aseguramiento de la calidad. el computador se encarga de coordinar las tareas a realizar por los distintos componentes del sistema como son, las mquinas herramientas, las cintas transportadoras, etc. Comunicacin, mando y control: recopilacin y mantenimiento de informacin como ayuda a la toma de decisiones (reserva de billetes, monitorizacin de pacientes, control de trafico areo, etc..).
SISTEMA EMPOTRADO Cuando en un sistema en Tiempo Real el computador forma parte del ncleo del sistema y es el encargado de obtencin y procesado de la informacin y de la generacin de las salidas.
Primer ejemplo de sistemas en Tiempo Real

Control del nivel de un deposito: conseguir que el nivel de lquido dentro del depsito alcance cierto valor especificado:
Mediante un conducto se aporta al depsito un determinado caudal de lquido, variable mediante una servovlvula. La altura que alcanza el lquido dentro del depsito se determina mediante un medidor de nivel y el resultado de la medida se enva a un computador. En el computador, a partir del nivel especificado, de la medida del nivel realizada por el sensor (medidor de nivel) y de un determinado algoritmo de control, se calcula el valor de la seal de control que permite posicionar la servovlvula (actuador) de tal forma que se pueda conseguir el objetivo fijado. El valor de la seal de control calculado en el computador se enva a la servovlvula.

Un sensor, que mide la salida continua del proceso Y(t) y genera la seal continua de medida Ys(t). Un conversor analgico digital A/D, que toma muestras de Ys(t), con perodo de muestreo T, y genera la seal de medida discreta Ys* que posteriormente digitaliza. Un comparador, que entre perodos de muestreo, calcula el valor de la seal de error e*, como la diferencia entre el ltimo valor obtenido de Ys* y el valor indicado en el computador para la seal de referencia Yr*. Un controlador, que entre perodos de muestreo, a partir del valor de la seal de error e* y mediante un determinado algoritmo, genera como salida el valor de la seal de control u* que se debe aplicar al actuador. Un conversor digital analgico D/A, que manteniendo constante durante un tiempo T el ltimo valor calculado de u* produce la seal de control continua u(t) que se aplica al actuador. Un actuador, que admite como entrada u(t) y genera como salida la seal de control continua del proceso ua(t). Un proceso, que recibe la seal ua(t) y produce la seal de salida continua Y(t) que es la variable a controlar.

La entrada y la salida del computador se actualizan en los mismos instantes de tiempo (instantes de muestreo) que se producen a intervalos de tiempo T (perodo de muestreo). Un reloj de tiempo real que provoque una interrupcin en cada perodo de muestreo permite tomar muestras de la seal recibida del sensor y mandar la seal de control al actuador en los momentos precisos.
El sensor corresponde al medidor de nivel. El actuador est formado por el conjunto depsito acumulador, bomba y servovlvula. El proceso se encuentra descrito por la relacin entre el caudal de lquido que entra en el depsito y la altura alcanzada por el lquido en l. La seal de salida o variable a controlar Y(t) es la altura en centmetros que alcanza el lquido dentro del depsito. La seal de medida Ys(t) es la medida de Y(t) en voltios realizada por el sensor. La seal de control u(t) es la tensin en voltios aplicada a la servovlvula para aumentar o reducir la seccin de paso del lquido. La seal de control ua(t) es el caudal de entrada al depsito.
9 Tema 5: Sistemas en Tiempo Real Informtica Industrial 3 Ing. Tcnico Industrial en Electrnica Industrial

Seales en los sistemas en Tiempo Real:
Seales continuas. Son todas las que intervienen en la planta, desde la seal de control u(t) hasta la seal de medida Ys(t). En seales continuas tiene sentido hablar de su valor en cualquier instante de tiempo. Seales discretas. Corresponden a la seal que resulta del muestreo de la seal de medida Ys(t) y a la seal que toma los valores de la seal de control u(t) en cada perodo de muestreo. En seales discretas slo tiene sentido hablar de su valor en los instantes de muestreo. Seales digitales. Son aquellas con las que opera el computador. En cada perodo de muestreo se digitaliza la seal discreta de medida y se pasa de digital al valor discreto de la seal de control.
10
Ejemplos de sistemas en Tiempo Real

ABS: El sistema en funcin de la velocidad, el ngulo de giro y el deseo de conductor de frenar, tomar la decisin correcta y todo ello en un tiempo determinado.
Sensor pedal de freno
Actuador de freno
Control de frenada
Sensor de ngulo de giro (ruedas delanteras)
Sensor de velocidad
Hay un bloque de este tipo por rueda
11

Control de la velocidad de un motor: en funcin de las rdenes del operador y de la velocidad real del motor generar la seal correspondiente para que la velocidad del motor sea la deseada por el operador
Actuador del motor Unidad potencia + Motor Computador de control de velocidad el motor Velocidad deseada Opera dor
Sensor de posicin angular
12

Planta de tratamiento de agua: que las entradas a un depsito son agua sin tratar, agua con ph conocido y agua a una temperatura conocida y el objetivo es mantener el nivel del depsito de agua y el agua de salida tenga un ph y una temperatura controlada
13

Algunas caractersticas:
Una actuacin incorrecta puede ser peligrosa Los sistemas E/S estn orientado a las adquisicin de datos de algn proceso fsico:
Las medidas tienen un tiempo de validez, es decir, deben realizarse medidas continuamente, Ej.: velocidad del motor, Las mediciones pueden ser dirigidas por tiempo (velocidad del motor) o por eventos (pisada del freno). Suelen ser necesarios procesos de acondicionamiento de las mediciones (convertidores A/D y D/A). Los procesos de control pueden ser continuos (cclicos,) o discretos (eventos), tratamiento de aguas y control de la frenada respectivamente,
Necesitan supervisin de la integridad del sistema (datos adquiridos, actuaciones).


Sistema multimedia: orientadas al tratamiento de imgenes y sonido, es realidad tratamiento de valores numricos procedentes del muestreo de imgenes y/o sonidos. Sistema de transmisin de imgenes:
Requerimientos de clculo:
Conversin analgico-digital Compresin y descompresin de la imagen y sonido
Requerimientos temporales:
En el video por la frecuencia de la captura de la cmara En el sonido por la frecuencia de los sonido (9-20Khz)
15

Ms Caractersticas:
Manejan gran cantidad de datos
Siempre son intensivos en datos, es decir, necesitan un gran volumen de informacin. A veces necesitan gran potencia de computacin, para procesar esos datos
No producen accin sobre el medio fsico. Una actuacin incorrecta (lgica o temporalmente) no suele ser peligrosa.
16

Sistemas empotrados se encuentran en multitud de productos y estn integrados en la estructura fsica de la maquinaria que controlan:
Vehculos: Coches, autobuses, trenes, aviones, barcos, gras, Maquinaria industrial: Robots, clulas de fabricacin, maquinas/herramienta, Sistemas de comunicacin: Telfonos mviles, repetidores, rotures, radio, Electrodomsticos: Elec. lnea blanca, televisores, videos, cmaras fotos, alarmas, Ocio: Consolas videojuego, juguetes, salas de cine, sistemas de sonido, iluminacin, Armamento: Gua de misiles, balstica,...
17

La unidad de control para un SCORBOT ER-VII:
CPU: 68020-68881. 512 KB. ROM, 512 KB RAM E/S:
Tarjetas de control de motores (6-12 ejes). Unidad de control Brazo robot (5 ejes) 2-10 RS232. 16 entradas, 16 salidas digitales (12-24 voltios)
Brazo robot (5 ejes)
Unidad de control
Entorno Entorno
18

ltimas caractersticas:
En un sistema con este existen varias tareas realizndose simultneamente:
Interpretacin de la lista de acciones a realizar. Clculo de las trayectorias: Por qu puntos hay que pasar, qu tipo de movimientos hay que realizar entre esos puntos, a que velocidad,... Traduccin trayectoria movimientos en los motores de los distintos ejes. Control de los motores (5). Supervisin. ....
Los sistemas empotrados presentan las siguientes caractersticas comunes:

Recursos limitados: procesador, memoria, pantalla... Arquitectura orientada al sistema que controla. Sobre todo los sistemas de E/S. Poca o ninguna intervencin de operadores humanos.
19
Estructura general de un STR
20

Sistema a controlar. Cualquier sistema que pueda ser controlado. Interfaz con el sistema. adaptar las seales que desde el sistema se envan al computador y desde el computador se mandan al sistema. Esta formado por conversores analgicos digitales y digitales analgicos, que permiten medir el estado del sistema a controlar e imponer un control sobre la operacin a realizar en dicho sistema. Reloj de tiempo real. un reloj que permita tomar muestras de las seales recibidas de los dispositivos, as como, mandarles determinadas seales en los momentos precisos. El reloj de tiempo real provoca una interrupcin en cada perodo de muestreo. Consola del operador. Permite al operador humano realizar intervenciones manuales (arranque, parada, modificaciones en el comportamiento del sistema,). Pantallas. Se utilizan para enviar informacin al operador sobre el estado del sistema.
21

Base de datos. Los cambios de estado del sistema son guardados en una base de datos que el operador e ingenieros de control pueden interrogar en caso de fallo del sistema o para obtener informacin con propsito de gestin. Esta informacin va creciendo y se utiliza para tomar las decisiones que surgen con el funcionamiento del sistema. Sistema de monitorizacin remoto . En procesos industriales, la monitorizacin de la planta es esencial para reducir costos y aumentar la produccin. Las decisiones relativas a la produccin de una planta pueden repercutir en el rendimiento de otras plantas que dependen de ella, como es el caso de una planta que produce materia prima para otra. Computador. El software que controla las operaciones del sistema est escrito en mdulos que reflejan la naturaleza fsica del entorno. De forma general, estos mdulos son:
Algoritmos de control digital. Realizan el control del sistema. Registros de datos. Permiten guardar los cambios de estado del sistema. Informacin de direccin. Permiten facilitar informacin sobre el estado del sistema y las operaciones que se realizan a los encargados de la direccin del sistema global. Interfaz con el operador. Para interactuar con el operador.
22
Caractersticas de los STR

Tamao y complejidad. A menudo problemas relacionados con sistemas en tiempo real se convierten en problemas de gran tamao y complejidad. Manipulacin de nmeros reales. Es la manera de representar los valores ledos del mundo real en un computador. Seguridad y fiabilidad. Los sistemas en tiempo real suelen estar relacionados con procesos en los que los fallos tienen consecuencias graves, por lo tanto la tolerancia a fallos es un factor de vital importancia en su diseo. Concurrencia. A menudo es necesario controlar el acceso a recursos compartidos, ejecutar varias tareas en paralelo, lo que provoca que los STR presente un cierto grado de procesamiento en multitarea.
23
Caractersticas de los STR

Eficiencia. Esta caracterstica es exigible a todo tipo de sistemas, aun mas en sistemas que pueden ser crticos, como los STR. Con esta caracterstica se pretende asegura que el funcionamiento lgico de sistema es correcto y optimo. Dependencia del tiempo. Como ya hemos visto el tiempo es el factor distintivo de los STR, a los que se les exige no solo una correccin lgica, si no que cumplan unos determinados requerimientos temporales. Su comportamiento temporal tiene que ser determinista, y a la hora del diseo, hay que prever el peor de los casos. Dispositivos de E/S especiales. La conexin con el exterior esta adaptada a los procesos que se controlan y a menudo condicionan el funcionamiento de sistema. Las interacciones con el exterior pueden ser activas o pasivas, es decir, el sistema debe controlar el acceso al medio fsico, o bien el medio fsico perturba de alguna manera al sistema de control.
24
Secuenciamiento de Tareas
Clasificacin de los STR segn el flujo de ejecucin:
Sistemas monotarea. Estn compuestos por un nico flujo de ejecucin. El sistema se compone de un bucle infinito en el que se muestran los dispositivos de entrada a una determinada frecuencia y se generan las salidas correspondientes, es decir, se realiza polling (sondeo) sobre los dispositivos a controlar. Su principal ventaja es la sencillez pero son poco flexibles, lo que impide aadir nueva funcionalidad debido a la alta interdependencia entre las tareas a realizar.
25
Sistemas multitarea. Estn compuestos por un conjunto de tareas (asociadas a procesos que se deben controlar) que se ejecutan de forma concurrente para el control del proceso global. Si es necesario el control de nuevos procesos slo es preciso aadir nuevas tareas. El principal problema es la planificacin de las tareas concurrentes de tal forma que se cumplan los requisitos temporales. En este tipo de sistemas es necesario controlar los recursos y la comunicacin entre tareas.
26
En funcin de la forma de ejecucin, las tareas se clasifican en:
tareas peridicas. Se activan repetidamente a intervalos de tiempo fijo:
Perodo de activacin (p) o tiempo que transcurre entre dos activaciones consecutivas. Plazo de ejecucin (d) o tiempo de respuesta mximo (mximo plazo de tiempo entre la activacin y la terminacin de forma correcta). Tiempo de cmputo (c) (tiempo de cmputo mximo en cada activacin). Se debe cumplir que 0 c d p
27
Tareas espordicas. Se activan en instantes aleatorios y tienen requisitos temporales crticos. Las caractersticas temporales de estos procesos son:
Separacin mnima (p) (tiempo mnimo que puede transcurrir entre dos activaciones consecutivas). Plazo de ejecucin (d) o tiempo de respuesta mximo (mximo plazo de tiempo entre la activacin y la terminacin de forma correcta). Tiempo de cmputo (c) (tiempo de cmputo mximo en cada activacin). Se debe cumplir que 0 c d p. Si los requisitos temporales son no crticos se denominan procesos espordicos.
Tareas aperidicas. No poseen requisitos temporales rgidos:

Tiempo de cmputo. Tiempo de ejecucin en el peor de los casos. Plazo de finalizacin. Tiempo mximo que puede transcurrir entre la activacin de la tarea y la finalizacin de la ejecucin de sta.
28
Las tareas se clasifican, atendiendo a su semntica en:
Crticas: El fallo de una de estas tareas puede ser catastrfico. Opcionales (no crticas): Se pueden utilizar para refinar el resultado dado por una tarea crtica, o para monitorizar el estado del sistema, etc.
Por planificacin se entiende la asignacin de recursos del sistema (incluido el procesador) a las distintas tareas que los soliciten. Uno de los problemas fundamentales en el diseo de sistemas de tiempo real es la planificacin o asignacin de recursos del sistema a las tareas de tiempo real de tal forma que se verifiquen sus restricciones temporales.
29
Los objetivos que persigue la planificacin de tareas son:
Garantizar la correcta ejecucin de todos los procesos crticas. Ofrecer un buen tiempo ejecucin de todos los procesos no peridicos. Administrar el uso de recursos compartidos. Posibilidad de recuperacin ante fallos software y hardware. Soportar cambios de modo, esto es, cambiar en tiempo de ejecucin el conjunto de tareas. Por ejemplo: un cohete tiene que realizar acciones muy distintas durante el lanzamiento, estancia en orbita y regreso; en cada fase, el conjunto de tareas que se tengan que ejecutar ha de ser distinto.
Inicialmente supondremos las siguientes simplificaciones. Conforme estudiemos con ms detalle los algoritmos de planificacin, iremos eliminando estas restricciones:
Los procesos son independientes. No comparten recursos, ni se comunican entre ellas. Todas las tareas son peridicas. Los tiempos de cambio de contexto son despreciables.
31
Un planificador es un mtodo para asignar recursos (el tiempo de procesador). Diremos que un conjunto de tareas es factible o planificable si existe algn planificador que sea capaz de cumplir las restricciones de todas las tareas (en nuestro caso las restricciones temporales: los plazos de ejecucin). Un planificador es ptimo si es capaz de planificar correctamente cualquier conjunto de tareas factible. El factor de utilizacin es:
i U =C Pi
i =1
El hiperperiodo es el mnimo comn mltiplo de los periodos de las tareas.

Clasificacin de polticas de planificacin:
33
Planificacin cclica
Ejecutar de forma iterativa un conjunto de tareas peridicas con un solo procesador. A partir de los requisitos temporales del conjunto de tareas, se construye un plan principal que define la secuencia de tareas que deben ejecutarse durante un perodo fijo de tiempo (ciclo principal). El plan principal se divide en planes secundarios, que describen la secuencia de procesos que se deben ejecutar durante un perodo de tiempo fijo (ciclo secundario) Cada ciclo secundario se divide a su vez en marcos dentro de los cuales se ejecuta un solo proceso de la secuencia del plan secundario correspondiente. El instante en que termina un ciclo secundario y empieza el siguiente se sincroniza mediante el reloj de ciclo secundario.
Planificacin cclica
Ejemplo:
Proceso P1 P2 P3 P4 p 6 8 8 12 d 6 8 8 12 c 1 3 2 2
35
Planificacin cclica
Una condicin necesaria para que sea planificable el conjunto de procesos peridicos {P1,P2,,Pn} con requisitos temporales representados por (pi,di,ci) es que la utilizacin del procesador u sea menor o igual que uno:
U = Pii 1
C i =1 k
Condicin que se verifica para el ejemplo:

i U =C Pi =
i =1
2 3 1 2 23 + + + = 1 8 8 6 12 24
36
Planificacin cclica
Para construir un plan de ejecucin, se debe calcular la duracin del ciclo principal M y las duraciones de los ciclos secundarios mi. La duracin del ciclo principal M corresponde al mnimo comn mltiplo de los perodos de los procesos, M=m.c.m.(pi).
Resultando para el ejemplo M=24.
Planificacin cclica
Para calcular las duraciones de los ciclos secundarios mi, por simplicidad, se considera que todas ellas son iguales a un cierto valor m que debe cumplir las siguientes condiciones (si no existe ningn valor de m que las verifique, el conjunto de procesos no admite una planificacin cclica):
Ser menor o igual que el plazo de ejecucin de cualquier proceso, i (m di ) Ser mayor o igual que el mximo de los tiempos de computo, m max ( ci ) Ser divisor de la duracin del ciclo principal, k ( M = km ) Que i ( m + ( m mcd ( m, pi ) ) di ) condicin necesaria y suficiente para que entre el instante de activacin de cada proceso y su plazo lmite pueda haber un ciclo secundario completo (incluye la primera condicin)
38
Planificacin cclica
En el plan principal existen:

ncs =
M ciclos secundarios m M ejecuciones de cada proceso P . nei = i pi
Cada plan secundario est formado por una secuencia s de ejecuciones de procesos {Pik,Pjl,,Prs} (Pik representa la ejecucin k del proceso i).
39
Planificacin cclica
Al aplicar las condiciones anteriores al ejemplo indicado se llega a que la duracin de los ciclos secundarios puede ser m=3 o m=4:
i (m di ) m 6 m {1, 2,3, 4,5, 6}
m max ( ci ) m 3 m {3, 4,5, 6}
k ( M = km ) m {3, 4, 6}
i m + ( m mcd ( m, pi ) ) di m {3, 4}
40
Planificacin cclica
Para m=3 se obtiene ncs=8 y para m=4 resulta ncs=6. Como la complejidad aumenta con el nmero de ciclos secundarios se elige m=4 con lo que se tienen 6 ciclos secundarios por ciclo principal Por otra parte, se obtiene que el nmero de ejecuciones de cada proceso en el ciclo principal es ne1=4 para el proceso P1, ne2=3 para el proceso P2, ne3=3 para el proceso P3 y ne4=2 para el proceso P4.
41
Planificacin cclica
Obtencin de una planificacin admisible:
Ordenacin de las tareas: por plazo de ejecucin ms corto, por periodo ms corto o por tiempo de computo menor. Determinacin de posibles ciclos secundarios para cada ejecucin de cada tareas:
pi ( k 1) m( j 1) pi ( k 1) + di m
Construir un rbol, probando todas la posibles combinaciones hasta encontrar una que sea admisible.
42
Planificacin cclica
rbol para el ejemplo:
43
Planificacin cclica
Los mtodos de planificacin esttica basados en una planificacin cclica son los comnmente utilizados en sistemas de tiempo real crticos. Las principales ventajas de los mtodos de planificacin esttica son:
El mtodo es determinista y predecible. La sobrecarga por cambios de contexto no existe en una planificacin cclica y, en general, es previsible en los planificadores estticos. Adems no es necesaria sobrecarga adicional para realizar exclusin mutua. La realizacin es muy sencilla y la sobrecarga por planificacin es muy pequea. El planificador se limita a ir activando por turno los procesos segn un plan prefijado de ejecucin.
En cuanto a las desventajas se pueden enumerar las siguientes:

El diseo de los planes es muy laborioso. No son fciles de mantener, ya que un cambio en el conjunto de procesos o en las restricciones temporales obliga a rehacer todo la planificacin. Existen grupos de procesos que no admiten una planificacin cclica factible.
Prioridades estticas (Rate Monotonic)

Durante la fase de diseo, a cada tarea se le asigna una prioridad inversamente proporcional al plazo de ejecucin. Durante la fase de ejecucin, el planificador selecciona aquel proceso con mayor prioridad. Este planificador es expulsivo, una tarea con mas prioridad expulsa a la que este ejecutndose en ese momento. A todas las restricciones antes mencionas, hay que aadir que el plazo mximo de ejecucin ha de ser igual al periodo de activacin de cada tarea

Ejemplo de planificacin con RM:
Representacin con cronograma: tiempo de izquierda a derecha En cada lnea una tarea Flecha hacia arriba indica la activacin de la tarea
46

TEST DE GARANTIA DEL FACTOR DE UTILIZACIN: Un conjunto de n tareas ser planificable bajo RateMonotonic si se cumple que el factor de utilizacin del conjunto de tareas es menor que: 1 n 2 n 1 Esto es:
1 Cn C1 + ... + = U U ( n ) = n 2 n 1 P Pn 1
n 1 2 3 4 5
U(n) 1.0 0.828 0.779 0.756 0.743 0.693
La Tabla 1 representa los valores de U(n):

47

TEST DE GARANTA DEL PLAZO DE EJECUCIN: Un conjunto de n tareas ser planificable bajo asignacin de prioridades si y slo si: Cada tarea cumple su plazo de ejecucin en el peor caso:
1 i nW . i di
donde Wi representa el instante en el que finaliza la ejecucin en el peor caso:
Wi Wi = ci + c j jhp ( i ) p j
donde hp(i) representa el conjunto de tareas con prioridad mayor que la tarea i.

Tal como vemos a ambos lados de la igualdad tenemos el valor Wi, que no se puede despejar. La solucin de esta expresin se obtiene de forma iterativa:
Wi 0 = ci Wi 0 Wi = ci + cj p jhp ( i ) j
1
Wi1 Wi = ci + c j jhp ( i ) p j Wi k = Wi k +1
2
Si en alguna iteracin se obtiene un valor de W mayor que el plazo mximo de ejecucin de la tarea, entonces esta tarea no ser planificable y por tanto el sistema tampoco.

Ejemplo: Dado el siguiente conjunto de tareas, comprobar si es o no planificable bajo asignacin de prioridades y bajo RM. Dibujar las primeras 50 unidades de tiempo del resultado de la planificacin
Tarea T1 T2 T3 C 1 2 4 P 4 9 10
50
Prioridades estticas (Deadline Monotonic)

Idntico al RM pero eliminando una restriccin: las tareas pueden tener un plazo de ejecucin menor o igual a su periodo. Las prioridades se asignan de forma inversamente proporcional al plazo mximo de ejecucin. RM es un caso particular del DM en el que todas las tareas tienen plazo de ejecucin igual al su periodo. El test de garanta del plazo de ejecucin es vlido para cualquier asignacin de prioridades. DM es que es ptimo entre los planificadores basados en prioridades estticas (lo que no significa que sea capaz de planificar cualquier conjunto de tareas factible). En otras palabras, si el sistema no es planificable, entonces no existe otra asignacin de prioridades que haga al sistema planificable.
51
Cambios de Contexto
Hasta ahora no los habamos considerado Procesadores actuales tiene muchos registros y salvar toda esa informacin en memoria requiere tiempo
52
Cambios de contexto
Los cambios de contexto han sido provocados por la tarea ms prioritaria el tiempo del cambio de contexto se le aade al tiempo de computo de sta. La tarea menos prioritaria tambin debe tener en cuenta los cambios de contexto ya que en realidad expulsa a la tarea idle. Idle tarea que no hace nada y que se activa cuando el procesador no tiene nada que hacer ayuda a simplificar los sistemas operativos.
53
Uso de recursos
Por uso de recursos entenderemos tanto la sincronizacin entre tareas, como la comunicacin (bloqueo directo) o el uso de recursos comunes (bloqueo indirecto). El uso de recursos introduce el problema de la inversin de prioridad. La inversin de prioridad consiste en que una tarea con una prioridad intermedia puede colarse a una tarea ms prioritaria si sta esta bloqueada a la espera de un recurso que tiene ocupado otra tarea de baja prioridad.
54
Uso de recursos
Los mtodos propuestos para solucionar este problema se pueden clasificar en tres grandes grupos:
EVITAR: Ordenar la ejecucin de todas las tareas (off-line) con el fin de evitar que se produzcan estas situaciones. Esto se puede hacer fcilmente si tenemos un planificador cclico. IGNORAR: Tratamos a todas las secciones crticas como bloques ininterrumpibles; y hacemos que todas las secciones crticas sean lo ms breves posible. MINIMIZAR: Modificar la prioridad de las tareas que entren en una seccin crtica, normalmente elevndoles la prioridad para que finalicen lo antes posible.
Priority Inheritance Protocol (PIP) (herencia de prioridades) Priority Ceiling Protocol (PCP) (techo de prioridades) Semaphore Inheritance (PSP)
55
Priority inheritance protocol

Cuando una tarea Th intenta entrar en una seccin crtica que est bloqueada (otra tarea Ti est dentro de sta), la tarea bloqueante Ti hereda la prioridad de la tarea ms prioritaria que quiere entrar Th. La herencia de prioridad slo se produce cuando una tarea menos prioritaria bloquea a una ms prioritaria. La entrada en una seccin crtica NO implica herencia de prioridad.
56
Priority inheritance protocol

Las ventajas que tiene este algoritmo son:
Una tarea de alta prioridad slo puede ser bloqueada por una tarea de baja prioridad si sta est dentro de una seccin crtica. Una tarea menos prioritaria puede bloquear a otra ms prioritaria como mucho durante una sola seccin crtica. La seccin crtica ms larga determina el mximo tiempo que una tarea puede bloquear a otras de mayor prioridad.
Problemas:
No evita el interbloqueo. Tiempo de bloqueo excesivo.
Priority ceiling protocol

Est basado en la herencia de prioridades, pero tratando de subsanar los problemas del anterior. Las reglas de este protocolo son:
A cada recurso se le asigna una prioridad igual a la de la tarea ms prioritaria que lo puede bloquear (techo de prioridad). Una tarea puede bloquear un recurso si su prioridad es estrictamente mayor que el techo de prioridad de todos los recursos que en ese momento estn siendo utilizados. Una tarea mantiene su prioridad mientras no bloquee a otra tarea ms prioritaria, en cuyo caso hereda la prioridad mxima de entre las que bloquea. Al abandonar la regin crtica recupera su prioridad inicial.
Priority ceiling protocol

Este protocolo tiene las siguientes propiedades:
Impide el interbloqueo. No existen bloqueos encadenados. El mximo tiempo de espera esta acotado por la seccin crtica ms larga de las tareas menos prioritarias.
59
Planificacin RM con recursos compartidos

Igual de RM con procesos independientes Slo es vlido el TEST DE GARANTA DEL PLAZO DE EJECUCIN:
Wi Wi = ci + c j + Bi jhp ( i ) p j
Bi es la suma de todas las secciones crticas que afectan a la tarea.

La tarea es bloqueada por alguna tarea menos prioritaria por uso de recurso compartido. La tarea es bloqueada por otra que a su vez bloquea a una ms prioritaria (y por lo tanto por la herencia de prioridad asume ms prioridad)
Ejemplo con uso de recursos

Suponga que las tareas anteriores hacen uso de recursos del sistema de la siguiente forma: = tiempo de computo = uso de recurso
Tarea P1 P2 P3 P4
di = pi
Acceso a recurso R2 R1 R1
Distribucin
15 30 12 20
Compruebe si este conjunto de tareas es planificable con RM.
61
Tareas aperidicas
Hasta ahora nos hemos centrado en el estudio de las tareas peridicas. El objetivo que se pretende es el conseguir el menor tiempo de respuesta posible, evidentemente sin que por ello se pierda ningn plazo de ejecucin de ninguna tarea crtica (peridica):
Servidor en background (segundo plano) Polling (por consulta) Deferrable server (servidor aplazable)
Servidor Background
Es el ms sencillo de implementar. Cuando llega un peticin aperidica no es atendida inmediatamente, sino que se deja suspendida hasta que no haya activaciones de tareas peridicas pendientes de ejecutar, entonces se atiende a todas las peticiones de trabajo aperidico que hay esperando. Sustituir el proceso idle del sistema por el servidor aperidico. Muy sencillo de implementar, Ofrece un mal tiempo de respuesta.
63
Pooling
Se aade una nueva tarea peridica que consulta si hay trabajo aperidico pendiente y lo sirve. Estar sirviendo trabajo aperidico mientras le quede tiempo de cmputo o haya trabajo que servir. Cuando acaba de servir, se suspende hasta que nuevamente se active en el siguiente periodo. La tarea que realiza el pooling tiene asignados un periodo, un tiempo de cmputo mximo y una prioridad. Se puede utilizar tanto con el RM como con el DM.
64
Servidor Aplazable
Este servidor slo puede ser empleado juntamente con el RM, pues supone que para todas las tareas Di=Pi. El servidor diferido se comporta como una tarea peridica de mxima prioridad:
Mientras le quede tiempo de cmputo disponible, el servidor atender las peticiones peridicas inmediatamente (pues tiene la mxima prioridad). La capacidad del servidor se repone completamente al inicio de cada periodo.
Puede ejecutar tareas aperidicas en cualquier instante (siempre y cuando disponga de tiempo). El servidor puede ser considerado como una tarea normal a la hora de realizar el test de planificabilidad. Se ha tenido que desarrollar un test especifico para el deferrable server. El test nos dice cul es el factor de utilizacin mximo que puede utilizar el servidor:
DS =
65
cds U +2 ln 2U + 1 pds
Servidor Aplazable
66
Comunicacin y sincronizacin entre procesos

Los semforos suministran sincronizacin y sealizacin pero no contienen informacin Los semforos con cola son primitivas de software que ayudan a gestionar el trfico. Suministran un mtodo para dirigir varias colas, por ejemplo, colas de tareas de espera de recursos, acceso a base de datos, o dispositivos, as como colas de recursos y dispositivos. Los semforos coordinan (sincronizan) las tareas en espera con lo que estn esperando, sin dejar que las tareas o recursos interfieran entre si.
Comunicacin y sincronizacin entre procesos

Los buzones se almacenan temporalmente en lugares (bufferes) para enviar mensajes de un proceso a otro. Un proceso produce una informacin, la pone en el buzn y luego seala a un proceso consumidor que hay una informacin en el buzn para que la utilice.
frecuentemente se utilizan los semforos para implementar y gestionar buzones de correo
Un tercer mtodo para la comunicacin y sincronizacin entre procesos es un sistema de mensajes. Con un sistema de mensajes, un proceso enva un mensaje a otro.
Tal sistema incurre en sobrecarga debido a la transferencia real de la informacin, pero suministra una mayor flexibilidad y facilidad de uso.
68
Soporte para tiempo real

Los sistemas que den soporte para tiempo real deben contemplar los siguientes aspectos:
Determinismo
Un sistema es determinista si realiza las operaciones en instantes fijos y predeterminados o en intervalos de tiempo predeterminados. El punto hasta el cual un sistema puede satisfacer las solicitudes de manera determinista depende:
de la velocidad con que pueda responder a las interrupciones de la capacidad para gestionar todas las peticiones en el tiempo requerido.
El retardo mximo que se produce desde la llegada de una interrupcin de alta prioridad hasta que comience el servicio de la rutina asociada. En un sistema con soporte en tiempo real este tiempo puede ir desde unos pocos microsegundos a 1 milisegundo.

Sensibilidad
Es una caracterstica semejante a la anterior, hace referencia a cuanto tiempo consume un sistema en reconocer una interrupcin, es el tiempo preciso para dar servicio a la interrupcin despus de haberla reconocido. Depende de:
La cantidad de tiempo necesaria para iniciar la gestin de la interrupcin y empezar la ejecucin de la rutina de tratamiento (ISR Interrupt Service Routine). Si la ejecucin de la ISR requiere un cambio de proceso ese tiempo ser mayor. El efecto de anidamiento de las interrupciones. El servicio se retrasar si el sistema debe atender la llegada de otra interrupcin ms prioritaria. El determinismo y la sensibilidad forman conjuntamente el tiempo de respuesta a sucesos externos.
70

Control del usuario
Es generalmente mucho mayor en un sistema con soporte para tiempo real que en uno de tiempo compartido. En estos ltimos un usuario no puede otorgar prioridades a sus procesos, decidir sobre el algoritmo de planificacin, qu procesos deben estar siempre residentes en memoria etc.
Fiabilidad
Es normalmente mucho ms importante en un sistema con soporte para tiempo real. Un sistema en tiempo real controla sucesos que estn teniendo lugar en el entorno y en su propia escala de tiempos, las perdidas o degradaciones en el sistema que los controla pueden tener consecuencias catastrficas.
71

Tolerancia de fallos
Un sistema con soporte para tiempo real debe disearse para responder incluso ante varias formas de fallo, se pretende que se pueda conservar la capacidad mxima y los mximos datos posibles en caso de fallo. Opciones como la de volcar el contenido de la memoria a un archivo y abortar el programa ante la aparicin de un fallo estn totalmente prohibidas. Un sistema con soporte para tiempo real intentar corregir el problema o minimizar sus efectos antes de proseguir con la ejecucin. Asociada a la tolerancia a fallos est la estabilidad. Un sistema ser estable si en los casos es los que es imposible cumplir todos los plazos de ejecucin de las tareas se cumplen al menos los de las ms crticas y de mayor prioridad.
72

Tema5 Introduccion A Los STR

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Tema5 Introduccion A Los STR

Загружено:

Авторское право:

Доступные форматы

Tema 5: Introduccin a los Sistemas en Tiempo Real

Introduccin al Tiempo Real

Introduccin al Tiempo Real

Introduccin al Tiempo Real

Introduccin al Tiempo Real

Primer ejemplo de sistemas en Tiempo Real

Primer ejemplo de sistemas en Tiempo Real

Primer ejemplo de sistemas en Tiempo Real

Primer ejemplo de sistemas en Tiempo Real

Primer ejemplo de sistemas en Tiempo Real

Ejemplos de sistemas en Tiempo Real

Sensor pedal de freno

Sensor de ngulo de giro (ruedas delanteras)

Hay un bloque de este tipo por rueda

Ejemplos de sistemas en Tiempo Real

Sensor de posicin angular

Ejemplos de sistemas en Tiempo Real

Ejemplos de sistemas en Tiempo Real

Necesitan supervisin de la integridad del sistema (datos adquiridos, actuaciones).

Ejemplos de sistemas en Tiempo Real

Ejemplos de sistemas en Tiempo Real

Ejemplos de sistemas en Tiempo Real

Ejemplos de sistemas en Tiempo Real

Ejemplos de sistemas en Tiempo Real

Los sistemas empotrados presentan las siguientes caractersticas comunes:

Estructura general de un STR

Estructura general de un STR

Estructura general de un STR

Caractersticas de los STR

Caractersticas de los STR

Tareas aperidicas. No poseen requisitos temporales rgidos:

El hiperperiodo es el mnimo comn mltiplo de los periodos de las tareas.

Condicin que se verifica para el ejemplo:

M ciclos secundarios m M ejecuciones de cada proceso P . nei = i pi

m max ( ci ) m 3 m {3, 4,5, 6}

En cuanto a las desventajas se pueden enumerar las siguientes:

Prioridades estticas (Rate Monotonic)

Prioridades estticas (Rate Monotonic)

Prioridades estticas (Rate Monotonic)

U(n) 1.0 0.828 0.779 0.756 0.743 0.693

La Tabla 1 representa los valores de U(n):

Prioridades estticas (Rate Monotonic)

Prioridades estticas (Rate Monotonic)

Prioridades estticas (Rate Monotonic)

Prioridades estticas (Deadline Monotonic)

Priority inheritance protocol

Priority inheritance protocol

Priority ceiling protocol

Priority ceiling protocol

Planificacin RM con recursos compartidos

Bi es la suma de todas las secciones crticas que afectan a la tarea.

Ejemplo con uso de recursos

Compruebe si este conjunto de tareas es planificable con RM.

Comunicacin y sincronizacin entre procesos

Comunicacin y sincronizacin entre procesos

Soporte para tiempo real

Soporte para tiempo real

Soporte para tiempo real

Soporte para tiempo real

Вам также может понравиться