Sistemas Electrnicos.

Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 1

Tema 21. Anlisis de circuitos electrnicos realizados con dispositivos
secuenciales y aritmticos. Biestables, contadores, registros de
desplazamiento; sumadores y restadores, unidad lgico-aritmtica.
Clasificacin, tipologa, funcin y caractersticas. Criterios y
procedimientos utilizados para el diseo de estos circuitos.

21.1. Anlisis de circuitos electrnicos realizados con dispositivos secuenciales
y aritmticos

Un circuito secuencial es un sistema electrnico digital en el que las variables
de salida, en un instante de tiempo determinado, dependen de las variables de
entrada en ese mismo instante de tiempo y del estado del sistema; es decir, del valor
que tuvieran las propias variables de salida en instantes anteriores (de la historia
pasada del sistema). Por tanto, un sistema secuencial va a ser un sistema con
memoria; capaz de memorizar la historia pasada del circuito, y usarla junto a una
combinacin lgica de entrada para determinar el futuro estado del circuito.
En la figura 21.1 se representa un diagrama de bloques de un sistema
secuencial:



Aparecen los dos bloques fundamentales de todo sistema secuencial:

a) Un sistema de memoria, que almacena la informacin sobre el estado del
sistema (informacin sobre la historia pasada del sistema).
b) Un circuito combinacional que genera las rdenes al sistema. En general,
estas rdenes dependern de las entradas y salidas del circuito secuencial.

Tambin aparece en la figura un lazo de realimentacin, imprescindible en todo
elemento de memoria, y por tanto un elemento de distincin de los sistemas
secuenciales respecto a los combinacionales (en los que la salida en un instante de
tiempo determinado depende nicamente de las entradas en ese instante).

En la prctica totalidad de los circuitos digitales es necesario realizar
operaciones aritmticas. Mediante las operaciones aritmticas bsicas (suma/resta) y
operaciones de desplazamiento se pueden realizar operaciones aritmticas ms
complejas (divisin/producto). Los progresos hechos en la microelectrnica han
permitido la aparicin de circuitos integrados que realizan operaciones aritmticas en
los diferentes cdigos binarios empleados en los sistemas digitales; sin necesidad de
emplear cdigos especiales (p.e. cdigo Aiken) que buscaban una mayor sencillez de
diseo de los circuitos sumadores/restadores.

Circuito
Combinacional
Sistema de
Memoria
Entradas
X
1,...,
X
n
Salidas
Y
1,...,
Y
m

Figura 21.1.
Sistemas Electrnicos. Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 2
Figura 21.2.

21.2. Clasificacin, tipologa, funcin y caractersticas

Los circuitos secuenciales clasificados en funcin de su modo de
funcionamiento pueden ser:

a) Circuito secuencial asncrono: Los cambios en las salidas se producen en
los mismos instantes (salvo los retardos de propagacin de las seales a
travs de los circuitos electrnicos) en que cambian las variables de entrada.

b) Circuito secuencial sncrono: Los cambios en las salidas se producen en
unos instantes de tiempo determinados por una seal particular (seal de reloj
o de sincronismo; habitualmente representada como CLK ).

Los principales circuitos secuenciales comercializados son:

Biestables.
Registros.
Contadores.
Memorias.

Los circuitos aritmticos realizan una serie de operaciones aritmticas o lgicas
con los datos binarios que procesan. Los principales son:

Sumadores.
Generadores de acarreo.
Restadores.
ALU (Unidad Aritmtico-Lgica).

21.3. Biestables

21.3.1. Definicin

Los biestables son circuitos secuenciales elementales cuya salida es capaz de
permanecer indefinidamente en uno de sus dos posibles estados estables (alto o
bajo), mientras no haya una
orden de cambio (disparo).
Esta propiedad de retener su
estado hace que el biestable
sea considerado como una
celda elemental de memoria,
y por tanto la base de los
sistemas secuenciales.

En la figura 21.2 se
presenta una clasificacin de
los biestables en funcin de
su modo de funcionamiento,
modo de sincronismo y funcin que realizan.


R-S*
J-K* Asncronos
T

R-S*
J-K
T
Activados por nivel (latch)
D*

R-S*
J-K*
T
Biestables
Sncronos
Activados por Flancos (flipflop)
Modo edge (flanco)
Modo toggle (maestro-esclavo)
D*
* comercializados en la actualidad
Sistemas Electrnicos. Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 3

21.3.2. Biestables asncronos

Biestable R-S asncrono: Dispone de dos entradas R (reset o puesta a cero ) y
S (set o puesta a uno), y dos salidas Q y Q. El biestable est en estado de
RESET cuando Q=0 (Q=1) y en estado de SET cuando Q=1 (Q=0).
Existen dos configuraciones bsicas del biestable R-S asncrono: con puertas
NOR (lgica positiva) y con puertas NAND (lgica negativa). En ambos casos
se trata de dos puertas realimentadas (recuerda que la realimentacin es
imprescindible en todo elemento de memoria: la salida de una puerta se
conecta a la entrada de la otra).

En la figura 21.3, aparece un biestable R-S
asncrono realizado con puertas NOR, su
smbolo y la tabla de verdad que nos muestra
su funcionamiento:

Si R y S no estn activas la salida no cambia.
Si S se activa, la salida Q se pone a 1.
Si R se activa, la salida Q se pone a 0.
La activacin simultnea de R y S no est
permitida ya que aparece una salida anmala
(Q=Q=1).
Biestable J-K asncrono: Este biestable realiza bsicamente la misma funcin
que el R-S, pero se elimina la situacin de indeterminacin que apareca
cuando se activaban simultneamente las dos entradas. En el J-K, esta
activacin simultnea provoca una conmutacin en las salidas (pasan al
estado contrario al que se encontraban).
En la figura 21.4 aparece el smbolo y la tabla de
verdad de un biestable J-K asncrono:


Si J y K no estn activas la salida no cambia.
Si J se activa, la salida Q se pone a 1.
Si K se activa, la salida Q se pone a 0.
La activacin simultnea de J y K provoca
que las salidas conmuten (modo toggle).

Por tanto, J realiza la funcin de Set y K la de Reset.

21.3.3. Biestables sncronos

El funcionamiento de los circuitos digitales en modo sncrono tiene ventajas
sobre el funcionamiento en modo asncrono:

a) Las salidas del sistema solo van a cambiar cuando las seales de entrada
sean estables, de forma que se evitan anomalas indeseadas.

b) Se reducen los efectos del ruido (solo pueden afectar al sistema cuando el
reloj permite conmutar al circuito).
Figura 21.3.
Figura 21.4.
Sistemas Electrnicos. Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 4

Segn el modo de disparo o sincronizacin (forma de actuar frente a la seal
de reloj) tenemos fundamentalmente los siguientes biestables:

Activados por nivel: las conmutaciones en el biestable solo estn permitidas
durante un nivel de la seal de reloj (cuando est en nivel alto o en nivel bajo).

Activados por flanco (edge): los datos son activos y su aparicin en la salida se
produce coincidiendo con un flanco de la seal de reloj. La activacin puede
ser en:
o Flanco de subida: cuando pasa de nivel bajo a nivel alto.
o Flanco de bajada: cuando pasa de nivel alto a nivel bajo.

Modo maestro-esclavo (master-slave): las seales de entrada son activas
durante un nivel de la seal de reloj y su efecto sobre la salida se produce en
el flanco siguiente. Si las seales de entrada son activas durante un nivel alto
de la seal de reloj, se harn efectivos en la salida en el flanco de bajada; y si
son activas en el nivel bajo de la seal de reloj, se harn efectivos en el flanco
de subida.

Antes de pasar a explicar los distintos tipos de biestables sncronos, hay que
indicar que los fabricantes aaden una serie de entradas adicionales a los biestables
sncronos buscando una mayor flexibilidad, una mayor funcionalidad para los
circuitos. Estas entradas adicionales pueden ser sncronas o asncronas.
Normalmente estas entradas actan de forma asncrona (en cuanto se activan
provocan el cambio en la salida) y van a tener prioridad sobre las sncronas. Es decir,
que para el normal funcionamiento de los biestables sncronos, estas entradas
asncronas tendrn que estar desactivadas (figura 21.5).











Para indicar el nivel de activacin de las entradas y el modo de disparo
(sincronismo) se emplea la simbologa de la tabla 21.1.
variable

______
variable

Indica que la variable es activa a nivel bajo
variable

Indica que la variable es activa a nivel alto
reloj

Las conmutaciones coinciden con el flanco
de bajada de la seal de reloj
reloj

Las conmutaciones coinciden con el flanco
de subida de la seal de reloj
Q
Q'
clk
entradas
sncronas
preset
clear
entradas asncronas Figura 21.5.
Tabla 21.1.
Sistemas Electrnicos. Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 5

Los biestables sncronos se clasifican en :

Biestables sncronos modo nivel: El nico biestable activo por nivel
comercializado actualmente es el biestable D. Su funcionamiento es muy
sencillo: cuando la seal de reloj se encuentra en el nivel activo, el dato que
hay a la entrada del biestable se transmite a la salida.

Biestables sncronos modo flanco: Como ejemplo analizaremos el
funcionamiento de un J-K con entradas asncronas de PRESEt y CLEAR.



Funcionamiento asncrono: con
independencia de la seal de reloj, y de las
entradas sncronas J-K; si activamos CLR
(clear) la salida Q se pone a 0. Si se activase
PR (preset) Q sera 1.


Funcionamiento sncrono: teniendo CLR y PR
desactivadas (a nivel bajo), el funcionamiento
es similar al visto para el biestable J-K
asncrono, exceptuando que solamente
cuando hay un flanco de subida en la seal
de reloj CLK van a poder cambiar las salidas
Q y Q. Si se produce un cambio en las
entradas J-K mientras la seal est en nivel
alto o bajo o durante un flanco de bajada ,
no se va producir ningn cambio en la salida.

Aunque no est comercializado, el biestable
T se obtiene fcilmente de un biestable J-K, con
solo cortocircuitar las entradas J y K. Su smbolo y
tabla de verdad se muestran en la figura 21.6.

21.4. Registros

Los registros son circuitos digitales capaces de almacenar informacin binaria.
Estn formados por un conjunto de biestables, que pueden almacenar un bit cada uno
de ellos. Por tanto, un registro ser un circuito de memoria capaz de almacenar un
dato de n bits, siendo n el nmero de
biestables utilizados. Se denomina
capacidad de almacenamiento de un
registro al nmero total de bits que
puede contener. Se clasifican en:

a) Registros de almacenamiento:
solamente tienen capacidad para
almacenar datos. Estn formados
por un conjunto de biestables
aislados entre s, con una seal de
reloj comn a todos ellos, de forma
que la carga de los datos se produce simultneamente.
Figura 21.6.
Figura 21.7.
Sistemas Electrnicos. Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 6

En la figura 21.7 se representa un registro de almacenamiento de 3 bits,
usando biestables tipo D con entradas de clear y preset a nivel bajo. En las entradas
I
1
, I
2
,I
3
se sitan los datos que se quieren almacenar; y al siguiente flanco de subida
de la seal de reloj CLK, estos datos aparecen en las salidas Q
1
,Q
2
, Q
3
y se
mantendrn mientras no se borren con clear o se introduzcan nuevos datos siguiendo
el proceso anterior.

b) Registros de desplazamiento: adems de almacenar informacin (bits), son
capaces de desplazarla, bit a bit, a travs de los biestables que los constituyen. En
funcin de la forma de introducir y obtener los datos tenemos registros de
desplazamiento:

En la figura 21.8 se presenta un
registro de desplazamiento entrada
serie-salida serie implementado con
biestables tipo D. Los datos
introducidos se van desplazando de
izquierda a derecha a medida que se
producen los flancos ascendentes de la
seal de reloj CLK. Con cada flanco de
reloj, los datos avanzan al siguiente
biestable, y el primero se carga con el
nuevo valor. Por tanto, el primer dato
introducido aparece en la salida tras tres flancos de reloj (si el registro tuviese n
biestables, sera despus de n flancos de reloj).

Actualmente estn comercializados registros de desplazamiento
bidireccionales integrados, que en funcin de unas variables de control cargan o
desplazan los datos a izquierda o derecha. Se denominan registros de
desplazamiento universales. En la figura 21.9 se puede ver el smbolo y la tabla de
funcin de uno de estos circuitos.
La carga paralelo (sincronizada con un flanco ascendente de la seal de reloj)
se consigue aplicando los bits de informacin en las entradas de tipo paralelo A, B, C,
D y un nivel H en las entradas S
0
y S
1.




Entrada serie-salida serie Entrada paralelo-salida serie
Entrada serie-salida paralelo Entrada paralelo-salida paralelo
Figura 21.8.
Figura 21.9.
Sistemas Electrnicos. Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 7

El desplazamiento a la derecha se consigue introduciendo los datos a travs
de ESDD, y colocando S
0
en H y S
1
en L. El desplazamiento a la izquierda se
consigue introduciendo los datos a travs de ESDI, y colocando S
0
en L y S
1
en H.
Fijarse que estos desplazamientos se producen de forma sncrona (en flancos
ascendentes de CLK); en cambio, la puesta a cero mediante clear es asncrona.

21.4.1. Aplicaciones de los registros

Los registros de desplazamiento encuentran aplicacin en:

Retardo de tiempo: los registros de desplazamiento de entrada serie-salida
serie se pueden usar para obtener un retardo de tiempo de la entrada a la
salida, que va a depender del nmero de etapas del registro y de la frecuencia
de reloj.
Contador de Johnson: se pueden emplear los registros de desplazamiento
para implementar contadores, cuando los cdigos empleados presentan unas
propiedades de simetra especiales, como es el caso del cdigo de Johnson:
000000010011011111111110110010000000
Mediante procesos de carga y desplazamiento usando registros de
desplazamiento es muy sencillo realizar este tipo de contadores.
Convertidor de datos serie-paralelo: la transmisin de datos en serie de un
sistema digital a otro se usa frecuentemente para reducir el nmero de
conductores que forman la lnea de transmisin. Sin embargo, un
microprocesador o un ordenador requieren normalmente que la entrada/carga
de datos se haga en paralelo, por lo que es necesaria una conversin serie-
paralelo. Esta conversin se puede realizar mediante registros de
desplazamiento de entrada serie-salida paralelo (otra alternativa es mediante
multiplexores/demultiplexores, como se ver ms adelante).
Transmisor-receptor asncrono universal (UART): se ha comentado en el punto
anterior, que las computadoras y los sistemas basados en microprocesadores
normalmente transmiten/reciben datos en paralelo. En los sistemas de
microprocesadores va a ser necesario comunicarse con dispositivos externos
que envan y/o reciben los datos en serie. Un dispositivo que realiza esta
conversin es el transmisor-receptor asncrono universal (UART). El UART
recibe los datos en serie, los convierte a formato paralelo y los coloca en el bus
de datos (figura 21.10). El UART tambin acepta datos en paralelo del bus de
datos, los convierte a formato serie y los transmite al dispositivo externo.
Computadora
o
Sistema
Microprocesador
UART
Dispositivo
externo
Salida de datos serie
Entrada de datos serie
Bus de datos paralelo
(mdem,ratn,...)
Conversin Serie-Paralelo mediante UART

Figura 21.10.
Sistemas Electrnicos. Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 8

21.5. Contadores

Un contador es un circuito secuencial compuesto fundamentalmente por una
salida de datos de n bits, una entrada de reloj y unas entradas auxiliares. El valor de
la salida depende del nmero de impulsos aplicados por la entrada de reloj (cuenta el
nmero de impulsosde reloj que recibe).
Se define el mdulo de un contador como el nmero de estados diferentes por
los que atraviesa la salida; es decir, el nmero de impulsos que puede contar desde
que parte de un estado hasta que vuelve al mismo estado.
Se pueden hacer distintas clasificaciones de los contadores:
Segn la secuencia de cuenta:
o Binario: cuenta en binario puro.
o BCD: realizan la cuenta en BCD.
o Decimal.
Segn la cuenta:
o Ascendentes: la cuenta se incrementa con cada flanco de reloj.
o Descendentes: la cuenta decrece con cada flanco de reloj.

Sin embargo la clasificacin ms importante viene dada por la forma en que se
activa la seal de reloj de los biestables, y se clasificaran en:
Contadores asncronos: estn formados por biestables que no van a
conmutar simultneamente, sino que lo hacen secuencialmente. Esto es
debido, a que la transicin de cada salida de cada flip-flop forma parte (o
puede formar) de la lgica que define las entradas de reloj de otros flip-
flops. La principal ventaja de estos contadores es que son muy sencillos,
tanto en su modo de operar como en su estructura (se necesita poco
hardware para su implementacin). Como contrapartida, su frecuencia
mxima de trabajo est muy limitada y pueden aparecer transitorios con
cierta facilidad.
Contadores sncronos: estn formados por biestables que s conmutan
simultneamente (la seal de reloj es comn a todos los biestables y las
transiciones se realizan a la vez). Poseen una mayor frecuencia de trabajo
y presentan un mejor comportamiento frente a los transitorios que los
asncronos; a cambio, tienen una mayor complejidad hardware.

Los contadores comerciales tienen un aspecto similar al de la figura 21.11, con
las siguientes entradas/salidas.:
A
B
CLK
ENB
D/U
LOAD
CLR
Q
A
Q
B
RC
Max/Min

Entrada
de
datos
Reloj
Entradas
Auxiliares
Salidas
de
cuenta
Salidas
de
ampliacin
Figura 21.11.
Sistemas Electrnicos. Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 9

A, B, : entradas de datos (van a actuar con la entrada de LOAD).
CLK: entrada de reloj por la que se aplican los impulsos de cuenta. Puede ser
activa por flanco de subida o bajada.
D/U (Down/Up): indica el sentido en que se realizar la cuenta. En este caso
a nivel alto sera descendente, y a nivel bajo ascendente. Puede ser al
contrario.
ENB (Enable): es una entrada de habilitacin (desinhibicin). Cuando est
activa, el contador cuenta segn indica D/U, pero si no est activa la salida
mantiene su estado, independientemente de la seal de reloj.
CLR: entrada de clear, puesta a cero de la cuenta.
Q
A
, Q
B
, : salidas del contador.
LOAD (Carga): cuando se activa esta entrada el contador se carga con el dato
presente en las entradas A, B,
RC (Ripple Carry): genera un pulso de subida o de bajada cuando se llega al
valor ms alto de la cuenta (cuenta ascendente) o al ms bajo (cuenta
descendente). Se usa para realizar ampliaciones de contadores.
Max/Min (Mximo/Mnimo): salida equivalente a RC (difiere nicamente en la
duracin del pulso generado). Tambin se usa para ampliar la cuenta.

Como ya se explic anteriormente, algunas de estas entradas pueden ser
asncronas, con lo que su accin no est condicionada por la seal de reloj.

21.5.1. Aplicaciones de los contadores

Los contadores son dispositivos muy verstiles, encontrndose en mltiples
aplicaciones:
Reloj digital.
Sistema de control: un ejemplo para ilustrar como se puede aprovechar la
capacidad de cuenta ascendente/descendente de algunos contadores
comerciales. A travs de unos sensores se detectan las entradas y las salidas
de los coches, con lo que podemos realizar la cuenta de cuantos coches estn
aparcados en el parking. Y en caso, de que no queden plazas libres, se
procede a indicar en un panel la situacin de competo a la vez que se impide la
entrada a nuevos vehculos hasta que queden plazas libres.
Conversin de datos paralelo-serie (multiplexacin): mediante el uso de
multiplexores/demultiplexores (selector/deselector de datos) se puede realizar
la conversin paralelo-serie y viceversa. Un contador enva a las entradas de
seleccin del multiplexor una secuencia binaria de forma que los datos de las
entradas de informacin del MUX se transmiten a la salida de forma
secuencial. El proceso de conversin serie-paralelo serie similar, usando en
este caso demultiplexores.

21.6. Circuitos aritmticos

21.6.1. Sumadores/restadores

Las sumas aritmticas en base 10 y en base 2 son similares (teniendo en
cuenta los sistemas de numeracin emplean distintos smbolos). Dados dos nmeros
A y B de n bits, la suma A+B consiste en un proceso de n sumas parciales (ver tema
19): se comienza por los dos bits menos significativos (a
0
+b
0
) siendo el resultado un
Sistemas Electrnicos. Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 10

bit de suma s
0
y un bit de acarreo c
0
. A continuacin se suman los bits a
1
y b
1
y el bit
de acarreo c
0,
obteniendo por tanto un bit de suma s
1
y uno de acarreo c
1
. El proceso
se repite para los n bits de los nmeros, obteniendo un nmero S = C
N-1
S
N-1
S
N-2
S
1
S
0
.
Cada una de estas sumas la realizar un circuito denominado sumador
completo que responde a la tabla de verdad de la figura 21.12 y sus salidas vienen
dadas por:
S
i
= a
i
b
i
c
i 1
C
i
=a
i
b
i
+ c
i -1
(a
i
b
i
)

Existen distintas formas de conectar estos sumadores completos para formar
circuitos que sumen nmeros de varios bits en paralelo. El sumador ms sencillo e
intuitivo, es el sumador paralelo con acarreo serie: est formado por tantos
sumadores completos como bits tengan los nmeros a sumar; y los sumadores
completos se conectan entre s llevando la salida de acarreo de cada uno de ellos a la
entrada de acarreo de la etapa de peso inmediatamente superior.

Una solucin comercial de este tipo ampliamente empleada es el integrado
74LS83 (versin antigua). Su esquema aparece en la figura 21.13
Aunque los bits de los sumandos aparecen simultneamente hay que esperar
a que se vayan generando los distintos acarreos resultantes de las sumas. Este
retardo de propagacin de acarreos es el mayor inconveniente de esta clase de
sumadores.
Para eliminar este problema se han ideado sumadores que, mediante el
empleo de lgica adicional, generan simultneamente los bits de acarreo de todas las
sumas parciales. Por tanto, aumenta la velocidad de realizacin de la suma, aunque
se complica la lgica del circuito: son los sumadores paralelo con acarreo anticipado.

Para la resta; aunque se puede hacer un proceso anlogo al de la suma, se
prefiere codificar los nmeros con signo (p.e. complemento a dos) y emplear
sumadores para hacer la resta. Son los sumadores/restadores binarios, que
responden a la estructura representada en la figura 21.14.

El sumador/restador en complemento a dos debe:

1. Identificar la operacin (suma o resta), mediante una lnea al efecto.
Entradas Salidas
C
i 1
A
i
B
i
S
i
C
i

0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Figura 21.12.
Figura 21.13.
Sistemas Electrnicos. Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 11

2. Para la suma se dejan pasar los datos directamente al sumador; si se trata de
una resta el sustraendo se complementa a dos (complementar a uno y sumar
uno) antes de entrar en el sumador.
3. Una vez realizada la operacin hay que detectar si hay desbordamiento
(overflow) o no.


21.6.2. Unidades aritmtico-lgicas (ALU)

Una Unidad Aritmtico-Lgica es un circuito que trabaja con datos en binario y
permite realizar operaciones tanto lgicas como aritmticas:

Lgicas: OR, AND, NOT, NOR, NAND, EXOR, NEXOR,
Aritmticas: suma, resta.

La estructura general de una ALU se corresponde con el esquema de la figura
21.15.












Figura 21.14.
Figura 21.15.
Sistemas Electrnicos. Tema 21__________________________________________

Prtiga. Escuela de Profesiones Tcnicas. Santiago de Compostela. Tel: 981 553 622 12

Esta ALU presenta:

1. Operandos A y B: en las ALU comerciales son operandos de 4 bits, y son los
datos sobre los que se van a realizar la operacin correspondiente.
2. Acarreo inicial: este carry de entrada est asociado a los bits menos
significativos de los operandos, y se emplea en la realizacin de operaciones
aritmticas.
3. Seleccin de operacin: a travs de estas lneas podemos seleccionar la
operacin aritmtica o lgica a realizar sobre los operandos.
4. Salida de resultado: salida del mismo nmero de bits que las entradas de
operando, y que contiene el resultado de la operacin efectuada.
5. Salidas auxiliares: estas salidas varan de un circuito a otro (acarreo de salida,
indicador de desbordamiento, acarreo generado, acarreo propagado, igualdad
de operandos, ).

Estas salidas, adems de contener informacin acerca del resultado de la
operacin, nos permitirn enlazar varias ALU. Para operar con datos de ms de 4
bits, se realiza una expansin usando varios circuitos integrados semejantes. La
problemtica del acarreo en las operaciones aritmticas es similar a la de los
circuitos sumadores; pudiendo por tanto, recurrir a una expansin por acarreo
serie o anticipado (con un generador de acarreo).