ARQUITECTURA DE COMPUTADORES

ASMETH ALFREDO MONTES MONTES

ING. CARLOS PIEREZ

UNIVERSIDAD DE CARTAGENA CREAD SAN MARCOS INGENIERIAS DE SISTEMAS 2013

1. Si la versin de 1998 de un computador ejecuta un programa en 200 s y la versin del computador hecha en el 2000 ejecuta el mismo programa en 150 s, cul es el incremento de velocidad que el fabricante ha conseguido en dos aos?

2. Por qu se usan programas de prueba y conjunto de programas de prueba para medir las prestaciones de un computador?

3. Si se tienen dos implementaciones de la misma arquitectura del repertorio de instrucciones. La mquina A tiene una duracin de ciclo de reloj de 10 ns y un CPI de 2.0 para un programa, y la mquina B una duracin de cicl de reloj de 20 ns y un CPI de 1.2 para el mismo programa. Qu mquina es ms rpida para este programa y cunto?

4. Por qu las RAM han sido tradicionalmente organizadas en slo un bit por chip mientras que las ROM estn normalmente organizadas en mltiples bits por chip?

5. En casi todos los sistemas que tienen mdulos de DMA, el acceso del mdulo de DMA a memoria principal tiene ms prioridad que el acceso de la CPU a memoria principal. Por qu?

6. Qu es el paralelismo entre instrucciones? Cmo lo aprovechan los procesadores para mejorar las prestaciones?

SOLUCCION
1. Si la versin de 1998 de un computador ejecuta un programa en 200 s y la versin del computador hecha en el 2000 ejecuta el mismo programa en 150 s, cul es el incremento de velocidad que el fabricante ha conseguido en dos aos?

Rendimiento x Rendimiento y

tiempo de ejecucin y tiempo de ejecucin x

= n = 150s = 0.75 200s

El incremento de velocidad que ha conseguido el fabricante es de 0.75

2. Por qu se usan programas de prueba y conjunto de programas de prueba para medir las prestaciones de un computador? Mientras que para un matemtico probar es poco ms o menos demostrar la correccin de un programa, para un programador es bsicamente convencerse de que el programa va bien, funciona correctamente, y tendr xito y aceptacin cuando lo entregue a sus usuarios finales. El IEEE se atreve con una definicin: Es el proceso de ejercitar o evaluar un sistema, manual o automticamente, con el nimo de verificar que satisface los requisitos especificados, o identificar discrepancias entre los resultados esperados y los que el programa devuelve. La prctica nos convence, en cambio, de que hay que usar planteamientos ms duros, del tipo: Probar un programa es ejercitarlo con la peor intencin a fin de encontrarle fallos. Por poner un ejemplo duro, probar un programa es equivalente a la actividad de ciertos profesores para los que examinar a un alumno consiste en poner en evidencia todo lo que no sabe. Esto es penoso cuando se aplica a personas; pero es exactamente lo que hay que hacerle a los programas. Los programas de prueba son un conjunto de programas para evaluar el rendimiento. La eleccin no es trivial, cada programa utilizar principalmente unos determinado tipos de instrucciones, el rendimiento depender de que el programa elegido sea apropiado a la mquina, esto puede ser engaoso. Habr que elegir un conjunto equilibrado: Programas que forman una carga de trabajo con la que el usuario Espera predecir el rendimiento de la carga de trabajo real

3. Si se tienen dos implementaciones de la misma arquitectura del repertorio de instrucciones. La mquina A tiene una duracin de ciclo de reloj de 10 ns y un CPI de 2.0 para un programa, y la mquina B una duracin de ciclo de reloj de 20 ns y un CPI de 1.2 para el mismo programa. Qu mquina es ms rpida para este programa y cunto? T CPU A= nmero de instrucciones x CPI x Tiempo del ciclo = 2 x 2.0 x 10ns = 40ns. T CPU B = nmero de instrucciones x CPI x Tiempo del ciclo = 2 x 1.2 x 20ns =48ns Rendimiento A Rendimiento B = tiempo de ejecucin B tiempo de ejecucin A = n = 48ns = 1.2 40ns

La mquina A es 1.2 veces ms rpida que la maquina B. 4. Por qu las RAM han sido tradicionalmente organizadas en slo un bit por chip mientras que las ROM estn normalmente organizadas en mltiples bits por chip? Memoria de acceso aleatorio o RAM (Random Access Memory) es la memoria basada en semiconductores que puede ser leda y escrita por el microprocesador u otros dispositivos de hardware. El acceso a las posiciones de almacenamiento se puede realizar en cualquier orden. Los chips de memoria son pequeos rectngulos negros que suelen ir soldados en grupos a unas plaquitas con "pines" o contactos. La diferencia entre la RAM y otros tipos de memoria de almacenamiento, como los disquetes o los discos duros, es que la RAM es muchsimo ms rpida, y que se borra al apagar el ordenador, no como stos. El interior de cada chip se puede imaginar como una matriz o tabla en la cual cada celda es capaz de almacenar un bit. Por tanto, un bit se puede localizar directamente proporcionando una fila y una columna de la tabla. En realidad, la CPU identifica cada celda mediante un nmero, denominado direccin de memoria. A partir de una direccin se calcula cul es la fila y columna correspondiente, con lo que ya se puede acceder a la celda deseada. El acceso se realiza en dos pasos: primero se comunica la fila y despus la columna empleando los mismos terminales de conexin. Obviamente, esta tcnica denominada multiplexado permite emplear menos terminales de conexin para acceder a la RAM, lo que optimiza la relacin entre el tamao del chip y la capacidad de almacenamiento. Realmente, la CPU no suele trabajar con bits independientes, sino ms bien con agrupaciones de los mismos, en forma de palabras binarias. Esto hace que la

RAM no se presente en un solo chip, sino ms bien en agrupaciones de los mismos. Por ejemplo, un grupo de 8 chips, cada uno capaz de almacenas x bits, proporcionar en conjunto x Kb. La memoria no deja de ser un circuito electrnico real, y por tanto est expuesta a efectos que pueden producir errores en su contenido. En otras palabras, tras escribir una palabra en una posicin de memoria es perfectamente posible que algn bit cambie de estado durante el tiempo que permanezca almacenada. Si se accede de nuevo a la memoria para leer dicha palabra se recuperar informacin errnea y esto puede acarrear todo tipo de consecuencias. Para ello se suelen emplear dos soluciones: la paridad y la tcnica ECC (Error Correction Code). El elemento que implementa estos mtodos se encuentra en el interior del PC y recibe el nombre de controlador de memoria. La paridad consiste en aadir un bit adicional a cada palabra, que hace que el nmero de unos sea par o impar (segn se emplee la paridad par o impar). Si al leer informacin de la memoria el bit de paridad no est de acuerdo con el nmero de unos se habr detectado un error. El sistema ECC aade un conjunto de bits a cada palabra a almacenar. La ventaja es que permite detectar errores en varios bits y adems es capaz de corregir dichos errores. Estas tcnicas implican aadir bits adicionales y por tanto tendrn impacto en la cantidad de memoria incorporada en cada mdulo. MEMORIAS R.O.M (Read Only Memory): Se trata en este caso de chips de memoria de Solo Lectura (Read Only). Dicho de otra manera es imposible para P escribir en una ROM y esta es la primera gran diferencia que existe con una RAM. La segunda consiste en que no son de "acceso al azar" sino de "acceso secuencial", es decir que una vez iniciada la lectura de la memoria desde una posicin cualquiera debe continuarse leyendo las posiciones siguientes. Estas memorias tienen datos grabados (programas) en forma permanente y no dependen de la tensin de alimentacin para mantenerlos. Consisten bsicamente en una matriz de fusibles, donde aquellos que estn abiertos representan un 0 (cero lgico) y los que no un 1 (uno lgico). 5. En casi todos los sistemas que tienen mdulos de DMA, el acceso del mdulo de DMA a memoria principal tiene ms prioridad que el acceso de la CPU a memoria principal. Por qu? El funcionamiento es el siguiente: Para realizar una transferencia de E/S, la CPU primero ha de indicar qu canal de E/S ejecuta un determinado programa. La CPU tambin debe definir el rea de almacenamiento temporal, establecer una prioridad y establecer las correspondientes acciones en caso de error. El

programa a ejecutar est cargado en memoria principal y puede contener instrucciones propias slo procesables por el canal de E/S. Despus de terminar la operacin de E/S, el canal de E/S deja el resultado en un rea de memoria y a continuacin genera una interrupcin para indicar que ha acabado.

6. Qu es el paralelismo entre instrucciones? Cmo lo aprovechan los procesadores para mejorar las prestaciones?
Existe paralelismo a nivel de instrucciones cuando las instrucciones de una secuencia son independientes y por tanto pueden ejecutarse en paralelo solapndose. Por ejemplo, consideremos los dos fragmentos de cdigo siguientes: Load R1 <-- R2 (2*3) Add R3 <-- R3,"1" Add R4 <-- R4,R0 Paralelismo = 3 Las 3 instrucciones son independientes, y en teora las 3 podran ejecutarse en paralelo. Add R3 <-- R3,"1" Add R4 <-- R3,R2 Store[R4] <-- R0 Paralelismo = 1 Las 3 instrucciones no pueden ejecutarse en paralelo porque la 2a. instruccin usa el resultado de la 1a., y la 3a. usa el resultado de la 2a.

El paralelismo a nivel de instrucciones es funcin de la frecuencia de dependencias de datos verdaderas y relativas al procesamiento que haya en el cdigo. Estos factores dependen a su vez de la arquitectura del conjunto de instrucciones y de la aplicacin. El paralelismo a nivel de instrucciones depende tambin de algo que se denomina espera de una operacin, que es el tiempo transcurrido hasta que el resultado de una instruccin est disponible para ser usado como operando de una instruccin posterior. La espera determina cunto retardo causar una dependencia de datos o relativa al procedimiento.