Вы находитесь на странице: 1из 12

Diseinu eta Simulazio Elektronikoa

4. Tema: Amplificadores multietapa


En general, cuando se diseña un amplificador, no es posible obtener las características
deseadas (ganancia de tensión y resistencias de entrada y salida) con una única etapa.
Por lo tanto, será necesario utilizar más de una etapa, resultando un amplificador
multietapa. La salida de una etapa se conecta a la entrada de la siguiente etapa.

1. ETAPA 2. ETAPA 3. ETAPA


vi v1 v2 vo

Ri Ro

4.1. Ganancia de tensión

La ganancia de tensión de un amplificador multietapa es el producto de las ganancias de


tensión de cada una de las etapas que lo forman:

V   V1   V2   V0 
∆v = ∆vent ⋅ ∆v1 ⋅ ∆v2 ⋅ ∆v3 =  i  ⋅   ⋅   ⋅  
 Vs   Vi   V1   V2 

4.2. Margen dinámico

El margen dinámico de un amplificador multietapa es el de aquella etapa cuyo margen


dinámico es el menor de entre todas las etapas.
.

M ds = min[ M ds1 , M ds 2 , M ds 3 ]

A la hora de calcular el margen dinámico de una etapa, es necesario tener en cuenta la


ganancia de las etapas que la preceden.

∆vent ⋅ ∆v1 ⋅ ∆v2 ⋅ ∆v3


M ds 3 =
M do 3

∆vent ⋅ ∆v1 ⋅ ∆v2


M ds 2 =
M do 2

∆vent ⋅ ∆v1
M ds1 =
M do1

1
Diseinu eta Simulazio Elektronikoa

4.3. Tipos de acomplamiento

Dependiendo de la respuesta en frecuencia que se quiera lograr, existen dos formas


distintas de conectar las etapas.

4.3.1 Acoplamiento RC

El acoplamiento entre etapas se hace mediante condensadores.

4.3.2 Acoplamiento directo

El acoplamiento entre etapas se hace directamente, sin condensadores.

2
Diseinu eta Simulazio Elektronikoa

ANÁLISIS EN CONTINUA

Q1 es un JFET de canal n

Suponemos Q1 en SATURACIÓN
2
 V 
I D = I DS ⋅ 1 − GS 
 VT 

VGS ? ⇒ Malla de entrada


VGS 2 = −0.33I D

2
 − 0.33I D 
I D = 25 ⋅ 1 − 
 −6 
25
I D = ⋅ ( 6 − 0.33I D )
2

36
2
0.0756 I D 2 − 3.75I D 2 + 25 = 0

3
Diseinu eta Simulazio Elektronikoa

I D 2 = 41.65mA ⇒ VGS 2 = −13.74v


⇒ T 2 CORTADO
⇒ Niega la hipótesis inicial

I D 2 = 7.93mA ⇒ VGS 2 = −2.62v


⇒ T 2 SATURADO
⇒ Confirma la hipótesis inicial

V DS ? ⇒ Malla de salida
15 − VDS − 0.33I D = 0
15 − VDS − 0.33 ⋅ 7.93 = 0
V DS = 12.38v

Comprobamos que T2 está en saturación


VGS + V DS > VT
2.62 + 12.38 > 6

15
Vth = ⋅ 20 = 10v
10 + 20
10 ⋅ 20
Rth = = 6.66 K
10 + 20

Q2 es un BJT de tipo PNP


I E = I B + IC

Suponemos Q2 en ACTIVA
V EB = V EB ,ON = 0.7v
I C = β ⋅ I B ⇒ I E = I B + β ⋅ I B = (1 + β ) ⋅ I B

4
Diseinu eta Simulazio Elektronikoa

I C ? ⇒ I B ? ⇒ Malla de entrada
15 + 6.66 I B + VEB ,ON − 5 I E − 15 = 0
10 + 6.66 I B + VEB ,ON − 5 ⋅ (1 + β ) ⋅ I B − 15 = 0
10 + 6.66 I B + 0.7 − 5 ⋅ (1 + 150) ⋅ I B − 15 = 0
I B = 5.64 µA ⇒ I C = β ⋅ I B = 150 ⋅ 0.00564 = 0.846mA

VCE ? ⇒ Malla de salida


15 − 5 I E − V EC − 5 I C = 0
15 − 5 ⋅ ( I B + I C ) − V EC − 5 I C = 0
15 − 5 ⋅ ( 0.00564 + 0.846 ) − V EC − 5 ⋅ 0.846 = 0
V EC = 6.51v > 0.2v = VEC , SAT ⇒ Suposición correcta

ANÁLISIS EN ALTERNA

Calculamos ∆v, Rent y Rsal

h fe ⋅ R L' 150 ⋅ 5
∆v EC = − =− = −163
hie 4.6

R L' = RC = 5K

VT 0.026
hie = = = 4.6 K
I BQ 0.00564

5
Diseinu eta Simulazio Elektronikoa

g m ⋅ R L' ' 4.69 ⋅ 0.294


∆v DC = = = 0.55
(
1+ gm ⋅ R ''
L ) 1 + ( 4.69 ⋅ 0.294)

2 2
gm = I DS ⋅ I DQ = 25 ⋅ 7.93 = 4.69 mA
VT −6 V

1
R L' ' = R S R1 R2 R I EC = = 0.294 K
1 1 1 1
+ + +
0.33 10 20 4.6

R I EC = hie = 2.6 K

VO
∆v = = ∆v DC ⋅ ∆v EC = 0.55 ⋅ ( − 163) = −89.65
VI

Rent = RG R I DC = RG = 10 M

R I DC = ∞

Rsal = RC ROEC = RC = 5 K

ROEC = ∞

6
Diseinu eta Simulazio Elektronikoa

ANÁLISIS EN CONTINUA

Q1 y Q2 son dos es un BJT de tipo NPN


I E = I B + IC

Suponemos Q1 y Q2 en ACTIVA
V BE = V BE ,ON = 0.7v
I C = β ⋅ I B ⇒ I E = I B + β ⋅ I B = (1 + β ) ⋅ I B

⇒ I 1 = I B 2 + I C1 = I B 2 + β ⋅ I B1
⇒ I 2 = (1 + β ) I B 2 − I B1

⇒ VCC − RC ⋅ I 1 − V BE 2 − R3 ⋅ I 2 = 0
VCC − RC ⋅ ( I B 2 + β ⋅ I B1 ) − V BE 2 − R3 ⋅ ( (1 + β ) I B 2 − I B1 ) = 0
9.3 − 990 I B1 − 1020 I B 2 = 0

7
Diseinu eta Simulazio Elektronikoa

⇒ V BE1 − ( R1 + R2 ) ⋅ I B1 − R3 ⋅ I 2 = 0
V BE1 − ( R1 + R2 ) ⋅ I B1 − R3 ⋅ ( (1 + β ) I B 2 − I B1 ) = 0
0.7 + 104 I B1 − 1010 I B 2 = 0

⇒ I B1 = 7.83µA ⇒ I C1 = 0.783mA
⇒ I B 2 = 1.5µA ⇒ I C 2 = 0.15mA

VCE1 ? ⇒ Malla de salida


VCC − RC ⋅ I 1 − VCE1 = 0
VCE1 = 2.15v > 0.3v = VCE1,SAT ⇒ Suposición correcta

VCE 2 ? ⇒ Malla de salida


VCC − VCE 2 − R3 ⋅ I 2 = 0
VCE 2 = 8.49v > 0.3v = VCE 2, SAT ⇒ Suposición correcta

ANÁLISIS EN ALTERNA

Calculamos ∆v, Rent y Rsal

(h fe 2 + 1) ⋅ R L' (100 + 1) ⋅ 8.24 = 0.979


∆vCC = =
hie 2 + ( h fe 2 + 1) ⋅ R '
L 17.33 + (100 + 1) ⋅ 8.24

47 ⋅ 10
R L' = R2 R3 = = 8.24 K
47 + 10

VT 0.026
hie 2 = = = 17.33K
I BQ 2 0.0015

8
Diseinu eta Simulazio Elektronikoa

h fe1 ⋅ R L'' 100 ⋅ 9.88


∆v EC = − =− = −297.6
hie1 3.32

10 ⋅ 849.57
R L'' = RC R I CC = = 9.88 K
10 + 849.57

R I CC = hie 2 + ( h fe 2 + 1) ⋅ R L' = 17.33 + (100 + 1) ⋅ 8.24 = 849.57 K

VT 0.026
hie1 = = = 3.32 K
I BQ1 0.00783

∆v = ∆vEC ⋅ ∆vCC = ( − 297.6 ) ⋅ 0.979 = −291.35

47 ⋅ 3.32
Rent = R1 RI EC = = 3.1K
47 + 3.32

RI EC = hie1 = 3.32 K

1
Rsal = R2 R3 ROCC = = 1.41K
1 1 1
+ +
47 10 1.71

hie 2 ⋅ RS' 17.33 ⋅ 10


ROCC = = = 1.71K
h fe 2 + 1 100 + 1

RS' = RC ROEC = RC = 10 K

ROEC = ∞

9
Diseinu eta Simulazio Elektronikoa

4.4. Realimentación negativa

La realimentación negativa permite obtener una ganancia más estable. Distinguiremos


cuatro tipos de realimentación negativa: serie-paralelo, serie-serie, paralelo-serie eta
paralelo-paralelo.

4.4.1. Serie-Paralelo
En la entrada conectada al terminal común y en la salida conectada a la salida.

Zirkuitu baliokidea

4.4.2. Serie-Serie
Tanto en la entrada como en la salida conectada al terminal común.

Zirkuitu baliokidea

10
Diseinu eta Simulazio Elektronikoa

Miller-en teorema

Supongamos un circuito con “n” nudos, con tensiones v1, v2…vn, en el cual el nudo
“n” está conectado a masa.

Supongamos ahora una modificación en dicho circuito.

Según el teorema de Miller, las corrientes “i1” e “i2” son las mismas en los dos circuitos
siempre y cuando las resistencias Z1 eta Z2 cumplan las siguientes condiciones:

 v 
v1 ⋅ 1 − 2 
v −v
i1 = 1 2 =  v1  = v1 ⋅ (1 − K M ) = v1 v
= 1
Z Z Z Z Z1
1− KM

Z Z ⋅ KM
Z1 = Z2 =
1− KM KM −1

Por lo tanto, para poder aplicar el teorema de Miller es necesario conocer KM=v2/v1.

11
Diseinu eta Simulazio Elektronikoa

4.4.3. Paralelo-Serie
En la entrada conectada a la entrada y en la salida conectada al terminal común.

v2
Q1 ⇒ E.K . ⇒ >> 1
v v v v1
KM = 3 = 3* 2 K M >> 1
v1 v2 v1 v
Q 2 ⇒ K .K . ⇒ 3 ≈ 1
v2

RF RF * K M
RM 1 = RM 2 = ≈ RF
1− KM KM −1

Zirkuitu baliokidea

4.4.4. Paralelo-Paralelo
En la entrada conectada a la entrada y en la salida conectada a la salida.

v2
Q1 ⇒ E.K . ⇒ >> 1
vo vo v2 v1
KM = = * K M >> 1
v1 v2 v1 v
Q 2 ⇒ E.K . ⇒ o >> 1
v2

RF RF * K M
RM 1 = RM 2 = ≈ RF
1− KM K M −1

Zirkuitu baliokidea

12