Estructuras de interconexin

COMPONENTES DE UN COMPUTADOR
La mayora de los computadores actuales se basan en las ideas que el matemtico John von Neumann desarroll. Lo que hoy en da se conoce como "arquitectura de von Neumann" se fundamenta en tres ideas claves:

* * *

n la memoria del computador se almacenan simultneamente datos e instrucciones. !e puede acceder a la informacin contenida en la memoria especificando la direccin donde se encuentra almacenada. La e"ecucin de un pro#rama se reali$a de forma secuencial pasando de una instruccin a la que le si#ue inmediatamente.

Los componentes bsicos de un computador son:

* * *

Unidad Central de Procesos (UCP): contiene un int%rprete de instrucciones que se denomina &nidad de 'ontrol (&') y un mdulo de funciones l#icas y aritm%ticas de propsito #eneral que se conoce como &nidad *ritm%tico L#ica (&*L). Unidad de Entrada/Salida (E/S): contiene mdulos para aceptar tanto datos como instrucciones y sacar los resultados al mundo e+terior. Unidad de Memoria (UM): est encar#ado de almacenar, de forma temporal, tanto los datos como las instrucciones.

n su modo de funcionamiento normal es la &'- quien tiene el control del computador y opera intercambiando datos con la memoria. -ara hacer esto la &'- dispone de dos re#istros internos:

* *

Re istro de direccin de memoria (RD): especifica la pr+ima direccin de memoria de donde se va a leer o donde se va a escribir. Re istro de datos de memoria (RM): contiene el dato a escribir en la memoria o recibe el dato ledo de la memoria.

!UNC"ON DE UN COMPUTADOR
La funcin bsica que reali$a un computador es la e"ecucin de un pro#rama. La secuencia de operaciones reali$adas en la e"ecucin de una instruccin constituye lo que se denomina ciclo de instruccin, que consta de dos pasos:

* *

.ase o ciclo de b/squeda. .ase o ciclo de e"ecucin.

n el comien$o de cada ciclo de instruccin la &'- busca en la memoria una instruccin. n una &'- tipo von Neumann para reali$ar esta tarea se dispone de un re#istro especial llamado contador de pro#rama ('-). La instruccin leda se almacena en un re#istro de la &'- conocido como re#istro de instruccin (01). La instruccin especifica el tipo de accin que pertenece a una de las cuatro cate#oras si#uientes:

* * * *

&'-23emoria. &'-2 4!. -rocesamiento de los datos. 'ontrol.

'ualquier ciclo de instruccin puede estar formado puede estar formado por uno o varios estados:

* * * * * * *

C#lculo de la direccin de la instruccin (CD"): determina la direccin de la pr+ima instruccin que se tiene que e"ecutar. $%s&ueda de la instruccin ($"): leer la instruccin de su posicin de memoria en la &'-. Decodi'icacin de la instruccin (D"): anali$ar la instruccin para determinar el tipo de operacin que se va a efectuar y los operandos que se utili$an. C#lculo de la direccin del o(erando (CDO): si la operacin reali$a una referencia a un operando almacenado en la memoria o que est disponible a trav%s de una operacin de 4!. $%s&ueda del o(erando ($O): leer el operando de la memoria o de un dispositivo de 4!. O(eracin so)re los datos (OD): reali$ar la operacin indicada en la instruccin. Almacenar el o(erando (AO): escribir el resultado en memoria o en un dispositivo de 4!.

ESTRUCTURAS DE "NTERCONE*"ON
&n computador consiste en un con"unto de componentes o mdulos de tipos bsicos que se comunican entre s mediante unos caminos, que constituye la estructura de intercone+in. Los tipos de intercambios que se necesitan son:

* * *

Memoria: un mdulo de memoria consta de N palabras de direccin desde 5 hasta N26, y con dos operaciones que son leer y escribir. E/S: un mdulo de 4! consta de 3 puertos de direccin desde 5 hasta 326, y con dos operaciones que son leer y escribir. UCP: la &'- lee instrucciones y datos, escribe datos despu%s de procesarlos, utili$a se7ales de control para diri#ir la operacin #lobal del sistema y recibe se7ales de interrupcin.

La estructura de intercone+in debe soportar los si#uientes tipos de transferencias:

* * * * *

3emoria a &'-. &'- a 3emoria. 4! a &'-. &'- a 4!. 4! a o desde 3emoria.

La mayora de las estructuras de intercone+in propuestas a lo lar#o de los a7os pertenece a uno de los cuatro tipos si#uientes:

* *

Ar&uitectura de E/S a tra+,s de la UCP: la &'- y los mdulos de 4! comparten la misma va de acceso a memoria, lo que obli#a a la &'- a parar momentneamente sus clculos cuando se estn produciendo transferencias de datos. Ar&uitectura de E/S a tra+,s de la Memoria: es posible el acceso directo a la memoria principal de dos o ms componentes de forma independiente.

* *

Ar&uitectura de E/S mediante un conmutador central: e+iste un mecanismo de distribucin centrali$ado al cual se unen todos los componentes. Ar&uitectura con )us de E/S: hay un con"unto de lneas que se comparten por todos los mdulos. sta arquitectura se ha convertido en el estndar de intercone+in.

"NTERCONE*"ON MED"ANTE $US

La caracterstica clave de un bus es que se trata de un medio de transmisin compartido. *l bus se conectan m/ltiples dispositivos, y una se7al transmitida por cualquiera de ellos puede ser recibida por todas las otras unidades conectadas. n un determinado instante de tiempo, solamente es posible la transmisin por parte de un /nico dispositivo. &n bus del sistema consta de una serie de lneas que se pueden clasificar en tres #rupos funcionales:

* * *

-.neas de datos: establecen un camino para transferir datos desde los mdulos del sistema. !u anchura depende de la lon#itud de una instruccin. -.neas de direccin: se utili$an para seleccionar la fuente o el destino de la informacin que hay sobre el bus de datos. !u anchura depende de la capacidad de la unidad de memoria. -.neas de control: #obiernan el acceso y el uso de las lneas de datos y direccin. Las ms tpicas son: escritura en memoria, lectura de memoria, escritura a 4!, lectura de 4!, reconocimiento de transferencia, peticin del bus, autori$acin del bus, peticin de interrupcin, reconocimiento de interrupcin, relo" y reset.

*unque e+iste una #ran diversidad de reali$aciones de buses, slo hay unos cuantos parmetros o elementos de dise7o bsicos que se utili$an para clasificarlos y diferenciarlos: 8ipo 3%todo de *nchura del arbitra"e bus 99999999999999999999999999999999999999999999999999999999999999 :edicado !ncrona 'entrali$ado :ireccin +iste un &na lnea se asi#na La ocurrencia de controlador &tili$a la de forma permanente sucesos est responsable de misma anchura a un subcon"unto de determinada por un asi#nar el tiempo de las lneas componentes relo" de utili$acin de direccin del bus No dedicado !e utili$an todas las lneas con multiple+acin en el tiempo *sncrona La ocurrencia de un suceso si#ue y depende de la aparicin de un suceso previo :istribuido :atos 8empori$acin

'ada mdulo &tili$a la contiene la misma anchura l#ica de control de las lneas suficiente para de datos acceder al bus