Вы находитесь на странице: 1из 9

1

PRACTICA # 1: TRANSISTOR FET Y MOSFET



Universidad Politecnica Salesiana
Laboratorio De Electronica Analogica II

Oscar David Sari Villa
osari@est.ups.edu.ec


I. OBJETIVOS:

Disear, calcular y comprobar el funcionamiento de
los siguientes circuitos con el transistor FET.

Polarizacin con dos fuentes.
Con resistencia de source.
Sin resistencia de source.
Autopolarizacin:
Con divisor de tensin.
Con fuente doble.

Disear, calcular y simular la polarizacin de los
transistores Mosfet.

Mosfet Incremental.
Mosfet Decremental.

II. RESUMEN:

En esta prctica se realiz la polarizacin del
transistor FET, para eso realizamos el mismo
procedimiento que cuando empezamos a utilizar
los transistores BJT, de igual manera comenzamos
con los tipos de polarizacin que existen, de qu
manera los podemos polarizar, que caractersticas
son necesarias para su adecuado funcionamiento,
debemos tomar en cuenta que en este tipo de
transistores se presentan nuevas modificaciones
por lo cual debemos tener presente que en ciertos
casos algunos elementos pueden ser innecesarios.

III. INTRODUCCION:

Para empezar con la prctica primero analizamos
bajo qu condiciones trabaja en transistor FET,
que caractersticas se obtiene mediante catlogo.
Primero empezamos con la polarizacin con dos
fuentes, en esta configuracin utilizamos una
fuente como la alimentacin principal que
llamamos VDD, la otra va a la entrada de GATE
(G) pero dicha fuente se conecta con la
polarizacin inversa para dotar de un voltaje
negativo a GATE.
Para estas polarizaciones tambin existe la
presencia de una resistencia de source que
vendra a ser como la resistencia de emisor en los
transistores BJT y de la misma manera que en los
transistores BJT dicha resistencia nos va a
presentar un efecto en el circuito que debe ser
tomado en cuenta al momento de realizar los
clculos y en ciertos casos tambin va a afectar en
la curva de trabajo.


IV. MARCO TERICO:

Funcionamiento:

El Transistor Fet

El JFET es un dispositivo unipolar, ya que en su
funcionamiento slo intervienen los portadores
mayoritarios. Existen 2 tipos de JFET: de "canal N"
y "de canal P".



Figura 1: Smbolos de los transistores JFET, canal
N y canal P.

En el caso del JFET de canal N, la unin puerta
canal, se encuentra polarizada en inversa, por lo
que prcticamente no entra ninguna corriente a
travs del terminal de la puerta.
El JFET de canal p, tiene una estructura inversa a
la de canal n; siendo por tanto necesaria su
polarizacin de puerta tambin inversa respecto al
de canal n.

Zona lineal
Si en la estructura del transistor de canal n se
aplica una tensin VDS mayor que cero, aparecer
una corriente circulando en el sentido del drenaje
al surtidor, corriente que llamaremos ID. El valor de
dicha corriente estar limitado por la resistencia del
canal N de conduccin. En este caso pueden
2


distinguirse dos situaciones, segn sea VDS
grande o pequea en comparacin con VDS.

ID = Corriente de Drenaje
IDSS = Corriente de Drenaje de Saturacin
VGS = Voltaje Puerta-Fuente
VP = Voltaje de ruptura o Pinch Voltage.
Id=Idss1-VGSVp2


Curvas Caractersticas Del Transistor De Efecto
De Campo.


Transistor Mosfet
Las prestaciones del transistor MOSFET son
similares a las del JFET, aunque su principio de
operacin y su estructura interna son diferentes.
Existen cuatro tipos de transistores MOS:
Enriquecimiento de canal N
Enriquecimiento de canal P
Empobrecimiento de canal N
Empobrecimiento de canal P
Los smbolos son:


La caracterstica constructiva comn a todos los
tipos de transistor MOS es que el terminal de
puerta (G) est formado por una estructura de tipo
Metal/xido/Semiconductor. El xido es aislante,
con lo que la corriente de puerta es prcticamente
nula, mucho menor que en los JFET. Por ello, los
MOS se emplean para tratar seales de muy baja
potencia.
Principio De Operacin:
De entre todos los tipos de transistores MOS
existentes se va a analizar el principio de
funcionamiento de dos de ellos: los NMOS de
enriquecimiento y empobrecimiento.
Esquemas y Clculos:

a. Polarizacin con Doble Fuente

Datos





VDD
12V
RD1
1.2k
Q2
2N3370
V1
2 V
3


(

)
(

) ()




b. Auto polarizacin con resistencia source


Datos





b. Auto polarizacin sin RS


Datos






d. Polarizacin con divisor de tensin.

Datos



, I D=3mA

VDD
12V
RD3
640
Q3
2N3370
RD4
120
VDD
12V
RD
470
Q1
2N3370
VDD
12V
RD2
640
Q4
2N3370
RE
120
R1
5k
R2
640
4

)
(

) ()

RD=RS
( )
()






e. Polarizacin con fuente doble positiva y
negativa.



Datos






V





f. Mosfet Tipo Decremental:



VDD=24V, VDS=12V, R2=10M, Vp=-3V
VGS=-1V, IDSS=40.5mA, VRS=2V.

)







VDD
5V
RD5
640
Q5
2N3370
RD6
120
VCC
5V
VCC
24V
RS
440
Q1
BSP149
RD
2.2k
R2
240M
R1
10M
5



g. Mosfet Tipo Incremental:



V. LISTA DE MATERIALES Y EQUIPOS

Materiales:

Resistencias de:
1K, 1.5K, 2.2K, 3.3K, 180, 470
($0.12)

4 Transistor FET MPF 102 ($2.80)

Presupuesto $2.92

Equipos y herramientas:

Pinzas, pela cable, Protoboard.
Multimetro.
Fuente de CC (+12V, +5V, -5V).
Software de simulacin (Multisim).


VI. DESARROLLO

Tablas, Mediciones y Graficas:
Polarizacin con dos fuentes

Medidos Simulados Calculados
VDD 12.01 V 12 V 12 V
VDS 5.68 V 5.97 V 6 V
VGS -0.75 V -0.73 V -0.73 V
VRD 6.3 V 6.02 V 6 V
ID 3.72 mA 3.54 mA 3.5 mA

Ingreso:


Salida:


Autopolarizacin con resistencia de source

Medidos Simulados Calculados
VDD 12.02 V 12 V 12 V
VDS 5.99 V 5.93 V 6 V
VGS -1.04 V -0.95 V -1 V
ID 7.59 mA 7.99 mA 7.74 mA

Ingreso:



Q2
2N6659
VCC
24V
RS1
440
RD1
2.2k
R3
240M
R4
10M
6




Salida:

Autopolarizacin sin resistencia de source

Medidos Simulados Calculados
VDD 11.99 V 12 V 12 V
VDS 6.01 V 6.18 V 6 V
VGS 0 V 0 V 0 V
VRD 5.98 V 6.17 V 6 V
ID 13.35 mA 13.4 mA 13 mA

Ingreso:


Salida:







Con divisor de tensin

Medidos Simulados Calculados
VDD 19.83 V 20 V 20 V
VDS 10.08 V 10.09 V 10 V
VGS -0.69 V -0.53 V -0.58 V
ID 3 mA 2.98 mA 3 mA

Ingreso:



Salida:

Polarizacin con fuente simtrica;

Medidos Simulados Calculados
VDD 11.98 V 12 V 12 V
VDS 4.31 V 4.45 V 4 V
VGS -0.74 V -0.8 V -1 V
VSS -4 V -4 V -4 V
ID 2.63 mA 2.55 mA 2.65 mA



7






Ingreso:


Salida:



VII. SIMULACIONES

a. Polarizacin con dos fuentes.

Simulaciones
VDD 12 V
VDS 5.97 V
VGS -0.73 V
ID 3.54 mA


b. Autopolarizacin con R de source


Simulaciones
VDD 12 V
VDS 5.93 V
VGS 0.957 V
ID 7.99 mA

c. Autopolarizacin sin R de source


Simulaciones
VDD 12 V
VDS 5.87 V
VGS 0 V
ID 13.1 mA

c. Polarizacin con divisor de tensin.

8




Simulaciones
VDD 20 V
VDS 10.092 V
VGS -0.534V
ID 2.98 mA

d. Polarizacin con fuente doble positiva y
negativa.



Simulaciones
VDD 12 V
VDS 4.45 V
VGS -0.8 V
ID 2.55 mA
VSS 4 V

Simulaciones de los transistores Mosfet:

Mosfet Tipo Decremental:

VIII. ANALISIS

Como podemos ver en las distintas graficas
obtenidas a partir de los datos Simulados,
Calculados y Medidos, las variaciones de voltaje y
de corriente son muy bajas, por lo general en el
orden de valores menores a 0.5.
Con estos resultados comprobamos que si hay
como disear los circuitos de polarizacin del FET
en un punto de trabajo especfico y obtener gran
exactitud en los valores de salida.
Para facilitar los clculos nos hemos impuesto que
el punto de trabajo sea la midad del voltaje de
entrada, con ello las obtendremos desde el inicio
los valores de Id y Vds.

ANALYSIS

As we can see in the different ones you obtained
starting from the Feigned, Calculated and
Measured data, the voltage variations and of
current they are very low, in general in the order of
smaller securities at 0.5.
With these results we check that if it is necessary
as to design the circuits of polarization of the FET
in a specific working point and to obtain great
accuracy in the exit securities.
To facilitate the calculations we have imposed
ourselves that the working point is the midad of the
entrance voltage, with we will obtain them to it from
the beginning the securities of you Go and you


IX. CONCLUCIONES

Se pudo comprobar que la corriente de drain que
depende del voltaje gate source, obedece casi
exactamente a la ecuacin de shockley.
Id=Idss1-VGSVp2
Se puede observar que la curva caracterstica a la
salida del FET es muy similar a la de un BJT.
Puedo decir que para que las mediciones de esta
prctica sean aceptables y tengan el menor
nmero de errores en las mismas con respecto a
los clculos tuvimos que ajustar las resistencias lo
ms posible a las calculadas teniendo en algunos
casos que poner las resistencias en serie o en
paralelo ya que los valores de las mismas si se
alejaban mucho cambian los valores de corriente y
voltaje a rangos que no son aceptables; es decir
que para el Transistor FET funcione correctamente
las resistencias deben ser lo ms exactas posibles.
Los valores de los JFET pueden ser diferentes
aunque sean del mismo tipo por lo que primero
tuvimos que obtener los valores reales de Vp y de
IDSS.


CONCLUCION

The measured values resemble each other to
those calculated and feigned, alone with a small
9


error margin due to the resistances or to the
characteristics of FET.
It could be proven that the drain current that
depends on the voltage gate source, obeys the
Shockley equation almost exactly.
Id=Idss1-VGSVp2
One can observe that the characteristic curve to
the exit of FET is very similar to that of a BJT.
I can say that so that the mensuration of this
practice are acceptable and have the smallest
number of errors in the same ones with regard to
the calculations we had to adjust the resistances
the most possible thing to those calculated having
in some cases that to put the resistances in series
or in parallel since the values of the same ones if
they went away a lot they change the current
values and voltage to ranges that are not
acceptable; that is to say that for the Transistor
FET works the resistances correctly they should be
the most exact possible.
The values of JFET can be different although they
are of the same type for that that first we had to
obtain the real values of Vp and of IDSS.

X. BIBLIOGRAFIA

[1] Titulo: ANALISIS INTRODUCTORIO DE
CIRCUITOS. Boylestad, Robert. 8va Edicin,