Вы находитесь на странице: 1из 3

Act.

7: Reconocimiento Unidad 2
Question 1
Puntos: 1

La agrupacin de m registros de n bits, controlados a travs de k entradas de direccionamiento
(m=n
K
), de manera que cada registro queda seleccionado por su nmero binario capaz de
almacenar mltiples datos ordenados, da lugar a:

Seleccione una respuesta.

a. Bloque de memoria ROM.


b. Bloque de control.


c. Bloque de Realimentacin.

d. Bloque de memoria RAM.

Question 2
Puntos: 1

Un sistema secuencial en su estructura general, se caracteriza por:
Seleccione al menos una respuesta.

a. Tener un bloque combinacional.

b. Tener un bloque de memoria.


c. No tener estados anteriores.


d. Tener tres tablas de verdad.

Question 3
Puntos: 1

La representacin grfica de la informacin disponible en la tabla de estado de un
circuito secuencial, donde se presenta un estado y la transicin entre estados, se conoce
con el nombre de:

Seleccione una respuesta.

a. Tabla de estado.


b. Reduccin de estado.

c. Ecuacin de estado.


d. Diagrama de estado.

Question 4
Puntos: 1
En un biestable tipo RS el marcado o almacenamiento de un "1" lgico o el boraado
o almacenamiento de un "0" lgico, se realiza cuando sus entradas estn en:
Seleccione al menos una respuesta.

a. R y S estn en cero.


b. R est en uno y S est en cero.

c. R y S estn en uno.


d. R est en unoy S est en uno.

Question 5
Puntos: 1
Cuando en un sistema digital secuencial de afirma que, un sistema es
permanentemente activo , se habla de un:
Seleccione una respuesta.

a. Sistema sncrono - asncrono.

b. Sistema Sncrono.


c. Sistema Asncrono.


d. Sistema asncrono - sncrono.
Question 6
Puntos: 1

Recordemos que en un Flip-flop sncrono los datos de la seal de entrada se transfieren
a las salidas del Flip-flop slo con el flanco de disparo del impulso de reloj, el siguiente
algoritmo en VHDL , representa un Flip-flop sncrono activado por:
Architecture archbiestD of biestD is
begin
p: process(clk,d)
begin
if clk'event and clk='1' then
q<=d;
end if;
end process;
end;

Seleccione una respuesta.

a. Flip-flop tipo Data monoestable, activado por flanco de subida.

b. Flip-flop tipo Data biestable, activado por flanco de subida.


c. Flip-flop tipo Data monoestable, activado por flanco de bajada.

d. Flip-flop tipo Data biestable, activado por flanco de bajada.

Вам также может понравиться

  • Act 9
    Act 9
    Документ6 страниц
    Act 9
    Victor Silva
    100% (1)
  • Act 8
    Act 8
    Документ4 страницы
    Act 8
    Victor Silva
    Оценок пока нет
  • Act 3
    Act 3
    Документ3 страницы
    Act 3
    Victor Silva
    Оценок пока нет
  • Act 9
    Act 9
    Документ4 страницы
    Act 9
    Victor Silva
    Оценок пока нет
  • Act 9
    Act 9
    Документ4 страницы
    Act 9
    Victor Silva
    Оценок пока нет
  • Act 8 - 1
    Act 8 - 1
    Документ3 страницы
    Act 8 - 1
    Victor Silva
    Оценок пока нет
  • Act 4
    Act 4
    Документ3 страницы
    Act 4
    Victor Silva
    Оценок пока нет
  • Act 3
    Act 3
    Документ2 страницы
    Act 3
    Victor Silva
    Оценок пока нет
  • Act 2
    Act 2
    Документ9 страниц
    Act 2
    Victor Silva
    Оценок пока нет
  • Amplificadores Examenes
    Amplificadores Examenes
    Документ26 страниц
    Amplificadores Examenes
    Victor Silva
    Оценок пока нет
  • Punto 1
    Punto 1
    Документ1 страница
    Punto 1
    Victor Silva
    Оценок пока нет