Circuitos L ogicos

Universidad Tecnol ogica de la Mixteca

Multiplexor y Demultiplexor con GAL 22v10 Codigo BCD
y Operaciones Matem aticas con EEPROM 28c64
Miembros del equipos
Rodriguez Hernandez Eduardo de Jesus
Soto Arroyo Ulises Francisco
Meja Antonio Valeriano
Profesor
ARTURO PABLO SANDOVAL GARC

IA
22 de Mayo de 2014
Resumen
La teora siempre es de gran ayuda para el aprendizaje y la comprensi on de las pr acticas;
Para comprender el funcionamiento de los sistemas digitales el sustento te orico enriquece la
manera en que es tratado y sobre todo sirve de base para una mejor comprensi on, como una
base en la cu al algunas dudas se resuelven, y poder as realizar las pr acticas con una previa
preparaci on y conocimiento.

Indice
Resumen III
1. Marco Teorico 1
1.1. Parte 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2. Conclusiones 13
Bibliografa 15
Captulo 1
Marco Teorico
Un circuito combinacional es un sistema que contiene operaciones booleanas b asicas (AND,
OR, NOT), algunas entradas y un juego de salidas, como cada salida corresponde a una funci on
l ogica individual, un circuito combinacional a menudo implementa varias funciones booleanas
diferentes, es muy importante recordar este hecho, cada salida representa una funci on booleana
diferente.
Los circuitos combinacionales son la base de muchos componentes en un sistema de c omputo
b asico, se puede construir circuitos para sumar, restar, comparar, multiplicar, dividir y muchas
otras aplicaciones m as.
2 Marco Teorico
Multiplexor
Un multiplexor es un circuito combinacional que selecciona una de n lneas de entrada y
transmite su informaci on binaria a la salida. La selecci on de la entrada es controlada por un
conjunto de lneas de selecci on. La relaci on de lneas de entrada y lneas de selecci on est a dada
por la expresi on 2n, donde n corresponde al n umero de lneas de selecci on y 2n al n umero de
lneas de entrada. Multiplexor de 2 entradas:El multiplexor se caracteriza por tener dos lneas
de entrada, una lnea de selecci on y una de salida
Multiplexor de 4 entradas:El multiplexor de 4 entradas es un multiplexor de 4 lneas a 1. La
siguiente gura muestra el diagrama de bloques del multiplexor. Las entradas son I0, I1, I2 e I3
y la selecci on viene dada por las entradas S0 y S1. El valor de la salida Y depende de los valores
l ogicos presentes en las entradas de datos y la selecci on.
Figura 1.1: Biagrama de bloques Demultiplexor
3
DEMULTIPLEXOR
Undemultiplexor es un circuito combinacional que recibe informaci on en una sola lnea y
la transmite a una de 2n lneas posibles de salida. La selecci on de una lnea de salida especca
se controla por medio de los valores de los bits de n lneas de selecci on. La operaci on es contra-
ria al multiplexor. La siguiente gura muestra el diagrama de bloques del demultiplexor.
Figura 1.2: Biagrama de bloques multiplexor
4 Marco Teorico
GAL
GAL (Generic Array Logic), en espa nol Arreglo L ogico Gen erico, son un tipo de circuito inte-
grado, de marca registrada por Lattice Semiconductor, que ha sido dise nados con el prop osito
de sustituir a la mayora de las PAL, manteniendo la compatibilidad de sus terminales.
Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias
veces. Un GAL en su forma b asica es un PLD con una matriz AND reprogramable, una matriz
OR ja y una l ogica de salida programable mediante una macrocelda. Esta estructura permite
implementar cualquier funci on l ogica como suma de productos con un n umero de t erminos de-
nido. En los PLDs no reprogramables la sntesis de las ecuaciones l ogicas se realiza mediante
quema de fusibles en cada punto de intersecci on de los pines de entrada con las compuertas.
En el caso de un GAL es b asicamente la misma idea pero en vez de estar formada por una red
de conductores ordenados en las y columnas en las que en cada punto de intersecci on hay un
fusible, el fusible se reemplaza por una celda CMOS el ectricamente borrable (EECMOS). Me-
diante la programaci on se activa o desactiva cada celda EECMOS y se puede aplicar cualquier
combinaci on de variables de entrada, o sus complementos, a una compuerta AND para gene-
rar cualquier operaci on producto que se desee. Una celda activada conecta su correspondiente
intersecci on de la y columna, y una celda desactivada desconecta la intersecci on. Las celdas
se pueden borrar y reprogramar el ectricamente.
Figura 1.3: Terminales de una GAL
CONSTRUCCI

ON
Basada en la estructura b asica mostrada anteriormente, la construcci on de los dispositivos
GALs se diferencian por sus caractersticas de entradas, salidas y conguraci on interna de las
macroceldas empleadas, por ejemplo detallemos el GAL 16V8, donde ciertas localidades en el
arreglo de memoria son dise nadas para controlar las conexiones programables a la matriz de
los t erminos de entrada, cada bit en esta matriz representa una conexi on programable entre
un rengl on y una columna. Afortunadamente, no es necesario buscar dentro de las direcciones
de cada localidad de bit en la matriz. El software de programaci on cuida de estos detalles en
una manera amigable. El diagrama l ogico completo del GAL 16V8 se muestra en la gura 8.
Este dispositivo tiene ocho terminales de entrada dedicadas (terminales 2-9), dos con funciones
especiales (1 y 11), y ocho (12-19) que pueden ser usadas como entradas o salidas.
5
Figura 1.4: Construci on de GAL
1.0.1. MEMORIAS EPROM
Las EPROM, o Memorias s olo de Lectura Reprogramables, se programan mediante impul-
sos el ectricos y su contenido se borra exponi endolas a la luz ultravioleta (de ah la ventanita
que suelen incorporar este tipo de circuitos), de manera tal que estos rayos atraen los elementos
fotosensibles, modicando su estado. Las memorias EPROM se programan mediante un dis-
positivo electr onico que proporciona voltajes superiores a los normalmente utilizados en los
circuitos electr onicos. Las celdas que reciben carga se leen entonces como un 0.
Una vez programada, una EPROM se puede borrar solamente mediante exposici on a una
fuerte luz ultravioleta. Esto es debido a que los fotones de la luz excitan a los electrones de las
celdas provocando que se descarguen. Las EPROM se reconocen f acilmente por una ventana
transparente en la parte alta del encapsulado, a trav es de la cual se puede ver el chip de silicio
y que admite la luz ultravioleta durante el borrado.
Figura 1.5: Construci on de GAL
6 Marco Teorico
CODIFICADOR BCD con EEPROM
Un codicador es un circuito hecho para pasar informaci on de un sistema a otro con clave
diferente, y en talcaso un decodicador sera el circuito o dispositivo que retorne los datos o
informaci on al primer sistema.
Debido a que el caso que nos ocupa es el de la l ogica digital, y en especial la aritm etica
binaria, hemos de darsentido m as directo a los t erminos codicador
2
decodicador.Un codi-
cador es un bloque combinacional hecho para convertir una entrada no binaria en una salida
deestricto orden binario.
En otras palabras, es un circuito integrado por un conjunto de componentes electr onicoscon
la habilidad para mostrar en sus terminales de salida binario (01101, 1100, etc.), equivalente al
n umero presente en sus entradas, pero escrito en un c odigo diferente. Por ejemplo, un Octal-
to-binary encoderes un circuito codicador con ocho entradas (un terminal para cada dgito
Octal, o de base 8) y tres salidas (unterminal para cada bit binario).
Los decodicadores son tambi en usados en los microprocesadores para convertir instruc-
ciones binarias ense nales de tiempo, para controlar m aquinas en procesos industriales o imple-
mentar circuitos l ogicos avanzados.
El decodicador convierte n umeros binarios en sus equivalentes Octales (base 8), decima-
les (base 10) y Hexadecimales (base 16).Los codicadores son sistemas combinacionales cons-
truidos en forma en forma de circuito integrado, que seencargan de transformar una serie de
se nales sin codicar en un conjunto de se nales codicadas, que forman unc odigo.Los decodi-
cadores son circuitos integrados digitales que convierten el c odigo binario, el BCD, o alg un
otro, enuna forma sin codicar. Un decodicador, por tanto, puede considerarse lo opuesto de
un codicador.
La l ogica de decodicaci on de segmentos requiere cuatro entradas en c odigo decimal bina-
rio (BCD) y siete salidas, una para cada segmento del display, como se indica en eldiagrama de
bloques de la gura.
Codicador Decimal / BCD
Si se dispone de las se nales de entrada, que corresponden a los 10 n umeros del sistema decimal,
mediante uncodicador, podemos transformarlos en c odigo BCD.Cuando se activa una de las
entradas decimales, las salidas toman el estado correspondiente a su c odigo BCD.Por ejemplo,
si se activa la entrada decimal 3, se produce la salida BCD 0011. Este codicador solo puede
teneruna entrada activa.
Decodicador BCD / Decimal
Para invertir el proceso descrito anteriormente, habra que realizar un decodicador que
convirtiese el c odigo BCD a decimal.Tendremos 4 entradas y 10 salidas; para cada combinaci on
7
Figura 1.6: Conguracion 7 segmentos
en BCD a la entrada, activaremos la salidaequivalente en decimal (solo se activa el n umero de-
cimal equivalente). Por ejemplo, si tenemos la entrada BCD0101, activaremos la salida decimal
5.
Decodicador BCD / 7 segmentos
A menudo necesitamos hacer visible la lectura de alg un instrumento digital, por ejemplo,
un voltmetro digital,un frecuencmetro; Esto podemos hacerlo posible mediante un visuali-
zador num erico de 7 segmentos. Este es un indicador est atico cuyos segmentos se iluminan
debido a que est an compuestos de diodos luminiscentes(diodos LED), peque nos lamentos de
bombilla o, incluso, est an formados por cristal lquido (diodos LCD).Los diodos LED trabajan
a baja tensi on y con peque na potencia, por tanto, podr an excitarse directamente conpuertas
l ogicas adecuadas.
Adem as, hay que considerar otras 3 entradas que forman parte del circuito integrado. Laen-
trada de test de l ampara (LT) enciende todos los segmentos del visualizador, de esta forma
comprobamos queel visualizador funciona correctamente; esta entrada se activa por nivel bajo
(0 l ogico), para el funcionamiento normal del decodicador siempre debe estar a nivel alto (1
l ogico). Las entradas de borrador (BI/RBO y RBI)desconectan los elementos activos, aunque
presentan alguna particularidad que se a nade en las notas de la tabla de la verdad de este I.C.;
estas dos entradas se activan y desactivan de modo similar a la entrada de test del amparas. Las
salidas del decodicador se activan por nivel bajo.
En la gura aparece un visualizador de 6 segmentos, empleando un decodicador BCD /
6 segmentos. Paracodicar del 0 al 9, necesitaremos 4 bits, ya que son 10 n umeros; pero, como
24 = 16, podemos codicar 6combinaciones m as; Ventaja que podemos aprovechar para visua-
lizar informaci on, caso de trabajar en c odigohexadecimal, si empleamos el decodicador opor-
tuno.El codicador BCD / 7 segmentos es el circuito integrado 7446; la entrada es un n umero
BCD de 4 bits (A, B, C yD). El n umero BCD se transforma en un c odigo de 7 segmentos que
ilumina los segmentos adecuados delvisualizador tipo LED.
8 Marco Teorico
Figura 1.7: Conguracion 7 segmentos
Figura 1.8: Funcionamiento Decodicador BCD
El visualizador de siete segmentos (llamado tambi en Display) es una forma de representar
n umeros en equipos electr onicos. Est a compuesto de siete segmentos que se pueden encender
o apagar individualmente
Parte 1 9
1.1. Parte 1
1.1.1. Multiplexor8-1 bits GAL 22v10
Para la construccion del multiplexor 8-1 fue importante saber el funcionamiento del mismo,
tuvimos que construir nuestra:
tabla con los estados de cada una de nuestras entradas las lneas de control que en este caso
serian 2(A,B) nuestra habilitacion(H). y as poder determinar nuestra unica salida. Luego
pasarlo a la gal 22v10 por medio de winculpuld.
Como se muestra en la guras de la simulaci on.
Figura 1.9: Simulaci on en proteus mux 8-1
10 Marco Teorico
1.1.2. Demultiplexor 1-4 bits GAL22v10
Para la construccion del Demultiplexor 8-1 fue importante saber el funcionamiento del
mismo, tuvimos que construir nuestra tabla con los estados de cada una de nuestras
entrada,lineas de control que en este caso serian 1(A), nuestra habilitacion(H) y asi poder
determinar nuestras salidas y pasarlo a la gal 22v10 por medio de winculpuld.
Como se muestra en la guras de la simulaci on.
Parte 1 11
1.1.3. Convertidor BCD EEPROM
Empezando con la secuencia descriptiva que corresponde a la secci on de Procedimiento,
abarcando desde lo general hasta la especco.
Analizar e implementar en un medio electr onico, como lo es la simulaci on y solo mediante
el uso de de compuertas l ogicas un decodicador de BCD a decimal. En la simualci on se debe
observar y adem as poder manipular el comportamiento de las variables de entrada.
La parte m as difcil de esta parte es el an alisis de las salidas debido al gran n umero de va-
riables de salida.
Un aspecto importante que se debe tener en cuenta es la presencia de elementos de salida
sin importancia, lo cual ayud o a disminuir el n umero de variables de entrada.
En la gura 1.11 se muestra el circuito esquem atico resultado del an alisis de cada salida.
Figura 1.10: Convertidor BCD
12 Marco Teorico
Figura 1.11: Circuito Esquem atico del Decodicador BCD a 7 segmentos
1.1.4. Operaciones Matem aticas BCD con EEPROM
El primer paso es construir la tabla de verdad para el circuito combinacional.
Grabar la memoria 2 en sus localidades con la Tabla
Armar el circuito de la Figuray corroborar las operaciones.
Figura 1.12: Relleno de datos en la memoria
Captulo 2
Conclusiones
En la primera parte se realiz o un an alisis para cada uno de los circuitos, del multiplexor y
demultiplexor tuvimos que realizar nuestras tablas de verdad para cada uno de nuestros dos
tipos de circuitos y as determinar nuestras salidas para cada uno de ellos.
Se vi o reejado la utilidad de la tabla de verdad a la hora de entender el comportamiento
de las funciones.
Con la realizaci on del Codicador BCD logramos identicar la funci on de cada unos de los
pines de las compuertas utilizadas.
Al momento del montaje debemos tener en cuenta que todas las compuertas tengan cone-
xiones VCC y GND.
Una compuerta no puede ser expuesta a una sobre carga de entradas y salidas porque nos
genera la se nal indicada y se puede quemar.
Trabajar unicamente con compuertas es util como conocimiento practico del funcionamiento
de la logica binaria aunque ya existen circuitos integrados como el TTL 7446-7447) que nos
ayudan a simplicad mucho y de maneta signicativa nuestro circuito y obteniendo el mismo
resultado ahorrando tambien tiempo de armado en el protoboard e incluso dinero.
Las actividades que se realizaron a lo largo de la pr atica fueron sucientes para comprender
toda la teora estudiada con anterioridad. Teora acerca del funcionamiento de los decodica-
dores y codicadores,en especial la decodicaci on BCD a Decimal y la decodicaci on BCD a 7
Segmentos.
Para la realizacion de las operaci ones con la memoria fue importante determinar bien las
localidades en donde empezabamos a operar con cada una de las operaciones como de suma,
resta y multiplicacion. Existe un elemento muy importante que ha estado presente a lo largo de
la gran mayora de las pr acticas, el cual es la L ogica Combinatoria Modular.
Bibliografa
[1] M. Morris Mano, Dise no Digital, Pearson Educaci on, M exico, 2003.
[2] Ronald J. Widmer Neal S. Tocci, Sistemas Digitales: Principios y Aplicaciones, Pearson Edu-
caci on, M exico, 2003.
[3] Vctor P. Nelson, An alisis y Dise no de Circuitos L ogicos Digitales, Prentice-Hall Hispanoame-
ricana, 1997.
[4] John F. Wakerly, Dise no Digital: Principios y Practicas, Prentice-Hall Hispanoamericana,
M exico, 1996.