UNIVERSIDADE PAULISTA UNIP

CAMPUS SWIFT







Mrcus Alves
B031HA-1











Eletrnica Aplicada
Relatrio experimental
Multivibrador astvel (CI555)





Campinas, 2014

Relatrio Tcnico apresentado
como complemento de trabalho
experimental realizado no
laboratrio de Eletrnica Aplicada,
do Curso de Engenharia
Mecatrnica, na Universidade
Paulista UNIP.


























Campinas, 2014

Captulo 1 Sumrio

INTRODUO ............................................................................................................ 1
1.0 FUNDAMENTAO TERICA ......................................................................... 2
1.1 CI555 ...................................................................................................................... 2
2.0 PROCESSO EXPERIMENTAL ............................................................................ 9
3.0 DISCUSSO: ....................................................................................................... 16
4.0 REFERNCIAS BIBLIOGRFICAS ................................................................. 17




1

INTRODUO

O objetivo deste projeto montar um circuito utilizando o CI 555 que
fique como um multivibrador astvel, ou seja, possui dois estados mas nenhum
destes estvel. O circuito, portanto, se comporta como um oscilador.
Inicialmente ser necessrio testar o circuito numa protoboard para
avaliar o seu funcionamento. Posteriormente montado numa placa de fenolite.




























2

1.0 FUNDAMENTAO TERICA


1.1 CI555

O temporizador CI555 um circuito integrado usado como variao de
tempo, oscilador e em aplicaes para gerao de pulsos.



Figura 1.0 Modelo do CI555


Pino 1 Terrra
o pino-terra do CI. O terminal negativo da minha fonte DC (Direct Current,
corrente contnua) ou bateria conectado neste pino. Lembrando que o CI555
trabalha com apenas um caminho da fonte, ou seja, jamais trabalhar com
duas fontes, diferente de amplificadores operacionais. Este pino deve ser
conectado diretamente no terra, caso contrrio poder danificar internamente o
CI, pois, todos os blocos semi-condutores dentro do CI iro aumentar por uma
quantidade perdida de tenso e isto ir danificar o CI.





3

Pino 2 Trigger/Gatilho
por onde o CI recebe o gatilho para iniciar seu ciclo. conectado no inversor
do terminal, logo aceita os pulsos negativos de tenso para iniciar o ciclo de
tempo. Ento o gatilho feito quanto a tenso neste pino menor do que 1/3
da tenso da fonte de entrada (Vcc). Este pino muito sensvel e para evitar
possveis enganos no acionamento devido a rudos, o pino sempre
conectado a um resistor.

Pino 3 Sada
Este o pino de sada do CI. Isto pode drenar ou fornecer uma corrente
mxima de 200 mA. Drenar a corrente significa que quando a sada do CI est
no perodo lgico 0 (baixo) ento ele pode absorver a corrente para dentro de
sua sada. Do mesmo modo, quando a sada est no estado lgico 1 (alto) ele
ir fornecer corrente atravs de sua sada. Por causa desta propriedade do CI,
ele pode ser usado em inmeras aplicaes digitais. Tambm podemos notar
que a tenso de sada do CI ligeiramente maior do que zero em seu estado
lgico 0. Da mesma forma que ligeiramente menor do que a tenso de
alimentao (Vcc) quando a sada est em seu estado lgico 1.

Pino 4 Reset
Quando est conectado ao terminal positivo da bateria o CI trabalha
normalmente. Entretanto, quando ele est aterrado o IC no ir trabalhar, visto
que, o carregamento dos capacitores ir cessar e a sada travar no estado
lgico 0. interessante ressaltar que a tenso necessria para este pino de
reset , normalmente, 0,7V numa corrente de 0,1mA.

Pino 5 Tenso
conhecido como o controle de tenso. Atravs do divisor de tenso, 2/3 da
mesma direcionado para este terminal, tambm conhecido como CI de
controle. O ciclo de temporizao pode ser modificado por uma aplicao
externa de tenso de controle (DC) para este pino. Isto possibilita um controle
remoto manual ou eletrnica da temporizao do CI. Caso este no seja usado
para este propsito, ele dever ser aterrado atravs de um capacitor de 0,1uF.
Isto previne que a temporizao seja afetada pelos rudos externos.


4

Pino 6 Limite/Tolerncia
Ele finaliza o ciclo de tempo do CI quando a tenso igual ou maior do que
2/3VCC, a sada lgica 0. Desde que este pino conectado ao terminal no
inversor do controlador dentro do CI, ele tambm ir aceitar pulsos positivos
para terminar o ciclo temporal.

Pino 7 Descarga
Ele descarrega o capacitor externo em si mesmo, porm quando totalmente
carregado. Ele conectado no coletor de um transistor NPN dentro do CI. Por
causa disto a descarga dentro deste pino no pode exceder 50mA, caso
contrrio o transistor interno poder ser danificado.

Pino 8 Vcc
o pino onde a fonte/bateria ser ligada. Normalmente a tenso de operao
dos CI555 est entre 3v~18v.


Detalhes do funcionamento

Basicamente o CI555 um circuito altamente estvel capaz de operar
como um temporizador e multivibrador. Ele combina um oscilador de
relaxamento, dois comparadores, um flip flop RS e um capacitor de descarga.




5


Figura 1.1 Flip Flop SR

Como mostrado na figura 1.1, dois transistores T1 e T2 so cruzados
juntamente. Quando um dos transistores est no estado de saturao o o utro
transistor estar em corte. Se considerarmos o transistor T1 saturado, o coletor
de tenso ser quase zero. Logo, o transistor T2 ter uma base de tenso zero
e ir para o modo de corte e o coletor de tenso aproxima-se de +Vcc. Esta
tenso aplicada base do T1 e com isto manter sua saturao.

Agora se considerarmos o transistor T1 em seu estado de corte, o
coletor de tenso do T1 ser igual a +Vcc. Esta tenso ir levar a base do
transistor T2 para saturao. Logo, a sada saturada do coletor do transistor T2
ser quase zero. Este valor quando retorna para a base T2 ir leva-lo ao corte.
Ento podemos perceber que estes valores de saturao e corte dos
transistores ir decidir o valor alto e baixo da sada (Q) e o seu complemento.
Adicionando mais alguns elementos ao circuito o flip-flop JK obtido e
conforme j estuado ele pode setar a sada de Q quando o valor de S est alto
e resetar o valor de Q quando o valor de R est alto, lembrando que a sada Q
se mantem (latch) at ser gatilhado para o estado oposto.




6


Figura 1.3 Circuito do CI555

A partir do circuito acima, assumimos que a sada do flip-flop SR est
alta (Q=1). Este valor passado para a base do transistor e o transistor fica
saturado, logo produz uma tenso 0 no coletor. A tenso do capacitor presa
no terra e com isto o capacitor C cortado e no pode ser carregado.

A entrada invertida do comparador alimentado com o controle de
tenso e a entrada no-invertida alimentada com a tenso de tolerncia. Com
o flip-flop SR setado, o transistor saturado segura a tenso de tolerncia em 0.
O controle de tenso, entretanto, fixado a 2/3 de Vcc.

Supondo que uma voltagem alta aplicada no Reset. O transistor
entrar em estado de corte. O capacitor C agora est livre para seu
carregamento. De acordo com o carregamento do capacitor, a voltagem de
tolerncia ir subir. Eventualmente, a tenso de tolerncia ser ligeiramente
maior do que 2/3Vcc. A sada do computador ento vai para seu estado alto,
forando o flip-flop SR a setar-se. A sada alta de Q satura o transistor e ele
rapidamente descarrega o capacitor.





7

Diagrama de blocos do CI555




Figura 1.4 Diagrama de blocos CI555

O diagrama de blocos do CI555 demonstrado na figura 1.4. O CI555
tem dois comparadores, que so basicamente 2 amplificadores, um flip-flop
SR, dois transistores e uma rede de resistncia.
A rede de resistores atua como um divisor de tenso, uma vez que, os trs
possuem a mesma resistncia.

O comparador 1 compara a tenso de tolerncia tendo como referncia
uma tenso de 2/3 Vcc.
O comparador 2 compara a tenso de gatilho tendo como referncia uma
tenso de 1/3Vcc.

A sada de ambos os comparadores fornecida para o flip-flop. O Flip-
flop assume o seu estado de acordo com a sada dos dois comparadores. Um
dos dois transistores ir fazer a descarga do transistor que est conectado ao
pino 7. Este transistor entre em saturao ou em corte de acordo com o estado


8

de sada do flip-flop. O transistor saturado fornece o descarregamento para o
capacitor conectado externamente.


Princpio de atuao

O comparador superior tem a tolerncia no conector do pino 6 e um
controle no pino 5. A sada do comparador superior aplicada ao Set do flip-
flop. Sempre que a tenso de tolerncia exceder a tenso de controle o
comparador superior ir setar o flip-flop. Isto ir saturar o transistor e por
consequncia descarregar o capacitor que est conectado externamente ao
pino de descarga 7. O complemento da sada do flip flop (Q) ir para o pino 3,
a sada do CI. A sada disponvel pelo pino 3 baixa. Estas condies iro
prevalecer at o Reset do flip-flop receber uma entrada alta e isto ocorre
quando a voltagem na entrada do Gatilho cai para menos do que 1/3 de Vcc.
Quando isto ocorre, o comparador inferior gatilha o flip-flop forando-o a ter
uma sada baixa (reset).


















9

2.0 PROCESSO EXPERIMENTAL

Temos como objetivo testar o circuito na protoboard e posteriormente montar a
placa com o circuito impresso.

Utilizamos os seguintes itens:


Figura 2.0.0 - Protoboard


Figura 2.0.1 Fios para conexo na protoboard



10



Figura 2.0.2 CI555



Figura 2.0.3 2 resistores de 1K ohm



Figura 2.0.4 Resistor de 68k Ohm


11


Figura 2.0.5 Capacitor eletroltico de 10uF @35v



Figura 2.0.6 Capacitor de tantalo de 0.1uF



Figura 2.0.7 Diodo LED




12


Figura 2.0.8 Placa de Fenolite



Figura 2.0.9 Percloreto de ferro

Figura 2.1.0 - Circuito a ser montado, multivibrador astvel


13



Figura 2.1.1 Conexes do CI555 no protoboard



Figura 2.1.2 Zoom nas conexes na protoboard

Aps a montagem constatamos que o circuito estava correto, ou seja, o
CI estava atuando como um multivibrador astvel (pisca-pisca) e possui os
seguintes sinais:




14


Figura 2.1.3 Sinais do multivibrador astvel

Percebemos que no h a necessidade de um sinal de disparo, visto que, o
circuito entra em funcionamento no momento em que ligado.

Partimos ento para a prxima etapa, que o desenho do circuito na placa de
Fenolite.

O desenho do projeto foi feito utilizando o Software Proteus, conforme:



Figura 2.1.4 Desenho do circuito feito no Proteus Pro 8.0


15


O desenho foi feito mo na parte de cobre da placa de fenolite
(utilizando caneta impermevel), levando em considerao que o mesmo deve
ser espelhado para que os componentes sejam encaixados corretamente na
parte superior da placa.

Aps o desenho ter sido feito, necessrio conferir todo o circuito para
ver se h falhas ou terminais encostando um no outro. Feito isto, ser
necessrio mergulhar a placa de fenolite na soluo aquosa de Percloreto de
Ferro para que o mesmo corroa a parte no desenhada da placa.

Aguardar todo o cobre sair da placa (o processo pode ser agilizado
adicionando gua morna no momento da soluo do percloreto) e lixar a parte
onde havia sido desenhado o circuito. Aps este processo, onde antes havia a
caneta h caminhos de cobre.

Verificar novamente na placa se h partes defeituosas no circuito. Caso
tenha ser necessrio uma correo manual (com estanho).

Furar todos os pontos de ligaes da placa com um furador de placas.
Feito isto, inverter a placa, colocar os componentes e em seguida sold-los a
placa tomando cuidado para no encostar as soldas uma nas outras, pois, ao
ligar o circuito o mesmo poder ser danificado.

Aps a soldagem, cortar o excesso de pinos que est na parte inferior da
placa e liga-la a uma fonte de tenso, que no nosso caso foi uma bateria 9V.

Feito isto, verificar se o LED est se comportando da maneira esperada
(pisca-pisca com a frequncia de 1Hz).





16

3.0 DISCUSSO:

O experimento foi um sucesso. O LED se comportou da maneira que
espervamos, sendo que a interferncias das resistncias nos tempos de
carregamento e descarregamento do CI so:

Component Value Multiplier Result Unit
R1 1 1,00E+03 1,00E+03 Ohms
R2 68 1,00E+03 6,80E+04 Ohms
C1 10 1,00E-06 1,00E-05 Farads
C2 0,1 1,00E-06 1,00E-07 Farads
T1 0,693 (R1+R2)*C1 0,47817 Seconds
T2 0,693 R2*C1 0,47124 Seconds
f 1,44 1/((R1+2R2)*C1) 1,051095 Seconds
Tabela 3.1 Clculos do tempo de carregamento/descarregamento e
frequncia em que o LED ir piscar.

Podemos analisar, de acordo com o funcionamento e a tabela de dados 3.1,
que o tempo de descarregamento do capacitor C1 ligeiramente menor do que
o do carregamento do mesmo. Isto faz com que o tempo em que o LED fica
aceso seja tambm ligeiramente maior do que o tempo em que ele fica
apagado, visto que, o T2 est correlacionado ao tempo em que o mesmo fica
aceso.












17

4.0 REFERNCIAS BIBLIOGRFICAS

Portal Newton Braga, Circuitos Integrados. Disponvel em:
<http://www.newtoncbraga.com.br/index.php/ideias-dicas-e-informacoes-
uteis/43-circuitos-integrados-cmos/6243-7476> Acesso em 27 de maio de
2014.
Portal All about Circuits, flip flops. Disponvel em:
<http://www.allaboutcircuits.com/worksheets/flipflop.html> Acesso em 27 de
maio de 2014.
Portal Yash plus, CI555. Disponvel em:
< http://www.yashplus.com/2013/11/how-ic-555-works-fundamentals-of-ic-555-
its-basic-applications/
> Acesso em 27 de maio de 2014.
Portal All Dummies, Funcionamento do CI555. Disponvel em:
< http://www.dummies.com/how-to/content/electronics-components-how-the-
555-timer-chip-work.html
> Acesso em 27 de maio de 2014