Facultad de Ingeniera en Sistemas, Electrnica e Industrial
Mdulo de Electrnica Digital II Nombre: Diego Bonilla Semestre: 5to Paralelo: A Fecha: 14-04-14 Tema: Flip-flops Un biestable, es capaz de permanecer en un estado determinado o tambin cambiar de estado, esta caracterstica es ampliamente utilizada en electrnica digital para memorizar informacin. Se les puede considerar memorias de 1 bit, puesto que son celdas capaces de almacenar un bit de informacin y el paso de un estado a otro se realiza variando sus entradas. Los FF se dividen en: Asncronos: Slo tienen entradas de control. El ms empleado es el biestable R.S. Sncronos: Adems de las entradas de control posee una entrada de sincronismo o de reloj. Flip-Flop RS.-Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales son R y S.
R: el borrado (reset ). S: el grabado (set ).
Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la ltima operacin de borrado o grabado. En ningn caso deberan activarse ambas entradas a la vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a bajo, si el flip-flop est construido con puertas NOR, o a alto, si est construido con puertas NAND
Biestable RS (Set Reset) asncrono Slo posee las entradas R y S. Se compone internamente de dos puertas lgicas NAND o NOR, segn se muestra en la siguiente figura:
Biestable RS (Set Reset) sncrono
Adems de las entradas R y S, posee una entrada C de sincronismo cuya misin es la de permitir o no el cambio de estado del biestable.
Biestable JK Es verstil y es uno de los tipos de flip-flop ms usados. Su funcionamiento es idntico al del flip- flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia est en que el flip-flop J-K no tiene condiciones no vlidas como ocurre en el S-R. Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas: J: El grabado (set en ingls), puesta a 1 nivel alto de la salida. K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.
Biestable JK activo por flanco Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya misin es la de permitir el cambio de estado del biestable cuando se produce un flanco de subida o de bajada, segn sea su diseo. Su denominacin en ingls es J-K Flip-Flop Edge-Triggered. De acuerdo con la tabla de verdad, cuando las entradas J y K estn a nivel lgico 1, a cada flanco activo en la entrada de reloj, la salida del biestable cambia de estado.
Biestable D (Data o Delay) El flip-flop D resulta muy til cuando se necesita almacenar un nico bit de datos (1 o 0). Si se aade un inversor a un flip-flop S-R obtenemos un flip-flop D bsico Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En funcin del modo de activacin de dicha entrada de sincronismo, existen dos tipos: *Activo por nivel (alto o bajo), tambin denominado registro o cerrojo (latch en ingls). *Activo por flanco (de subida o de bajada).
Biestable T (Toggle) Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T cambia de estado cada vez que la entrada de sincronismo o de reloj se dispara mientras la entrada T est a nivel alto. Si la entrada T est a nivel bajo, el biestable retiene el nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK, unin que se corresponde a la entrada T.
Lincografa: Lopez, H. (2009, 18 de julio). Sistemas secuenciales [Saberespractico.com] de: http://www.saberespractico.lopezhumada/Cursos_anteriores/fund97_98/secuenciale s.com Ortiz, D. (2005, 25 de enero). Biestables [Electronicatumundo.com] de: http://www.electronicatumundo/biestables.com Celdrn, J. (2007, 07 de agosto). Flip flop [Ingeniaticl.net] de: http://www.ingeniatic.net/index.php/tecnologias/item/457-flip-flop