Вы находитесь на странице: 1из 20

UNIVERSIDAD DE EL SALVADOR FACULTAD DE INGENIERÍA Y ARQUITECTURA ESCUELA DE INGENIERÍA ELÉCTRICA ELECTRÓNICA II

ESCUELA DE INGENIERÍA ELÉCTRICA ELECTRÓNICA II Laboratorio N°1: “T écnicas de polarización y diseño

Laboratorio N°1: “Técnicas de polarización y diseño de etapas amplificadoras con

JFET’s”.

Grupo de laboratorio: 02

Catedrático: Ing. José Ramos López.

Instructor: Guillermo Cornejo.

Alumnos:

Carnet:

Br. Martínez Escobar, José Roberto

ME09032

Br. Villalobos Alberto, Jorge Armando

VA10041

Resumen de la práctica.

En esta primer laboratorio conoceremos el uso y aplicación del JFET (Junction Field Effect transistor) como un dispositivo equivalente a un MOSFET de agotamiento, para lo cual hemos realizado las 2 primeras practicas de laboratorio.

La primera asignación de esta práctica se ha calculado I DSS y V GS (off) . Sabiendo que I DSS es

la corriente que pasa por el transistor cuando V GS es cero; lo hemos realizado de manera

experimental en el laboratorio y en simulación en TINA para poder comparar ambos resultados. Luego Con un amplificador con una ganancia mayor que 50 utilizando un 2N4341, dicho amplificador se ha implementado físicamente y se ha realizado su respectiva simulación, luego Diseñamos un seguidor de fuente con impedancia mayor a la entrada de 1M y comprobamos los resultados prácticos con los simulados; sin mas que agregar continuamos con el desarrollo explicación de la practica

Materiales y equipo utilizados.

A continuación se presenta la lista de materiales y equipo utilizados para la practica de los

circuitos realizados en este primer laboratorio:

Equipo:

Osciloscopio

Generador de señales.

Protoboard.

Materiales:

JFET 2N4341.

Amp-Op LM741.

1 Resistencias 900kΩ.

1 Resistencia 100kΩ.

1 Resistencia 82kΩ.

1 Resistencia de2.2kΩ.

2 Capacitores de 0.1 uF.

1 Capacitor de 220 uF.

82kΩ.  1 Resistencia de2.2kΩ.  2 Capacitores de 0.1 uF.  1 Capacitor de 220
82kΩ.  1 Resistencia de2.2kΩ.  2 Capacitores de 0.1 uF.  1 Capacitor de 220

Electrónica II

Página 2

Trabajo de laboratorio

1. Descripción del circuito:

En esta práctica medimos la I DSS con la ayuda del multímetro entre

transistor y V GS (off) midiendo el voltaje de salida. Para encontrar I DSS ponemos al transistor en saturación y con VG igual a cero.

y el drenaje del

De acuerdo a lo visto en la guía de laboratorio se procede a la construcción de los siguientes circuitos:

Circuitos para medir I DSS y V GS (off)

para medir I D S S y V G S ( o f f ) Figura

Figura 1 “Muestra el voltaje V GS (off) para el JFET 2N4341”.

Parte a) Valores obtenidos:

I DSS [mA]

V GS(off) [V]

3.89

-2.81

Tabla 1 “Mediciones de I DSS y V GS (off) para la practica 1 de la parte a”.

Nota: Tomando en cuenta que para calcular I DSS tuvimos que poner Vgs igual a cero.

Nota: Tomando en cuenta que para calcular I D S S tuvimos que poner Vgs igual
Nota: Tomando en cuenta que para calcular I D S S tuvimos que poner Vgs igual

Electrónica II

Página 3

Parte b) Conectamos un amplificador entre la fuente y la entrada del JFET y medimos de igual manera la I DSS y V GS(off) .

igual manera la I D S S y V G S ( o f f )

Figura 1.1 “Muestra el JFET 2N4341 Conectado con un Amplificador LM741 de la practica 1 parte b”.

Calculando R real en el circuito para reducir la corriente en un factor de 100 y poder conocer Vo dado esto llegamos a la siguiente formula:

R

≈ 385.60kΩ

Ya que calculamos la R para la entrada de nuestro circuito midiendo la tensión en la salida llegamos al siguiente resultado:

la tensión en la salida llegamos al siguiente resultado: Figura 1 .2 “Muestra Vo medido en

Figura 1.2 “Muestra Vo medido en el laboratorio de la practica 1 parte b”.

resultado: Figura 1 .2 “Muestra Vo medido en el laboratorio de la practica 1 parte b”.
resultado: Figura 1 .2 “Muestra Vo medido en el laboratorio de la practica 1 parte b”.

Electrónica II

Página 4

Para el cálculo de I DSS y V GS (off) con el 2N4341 encontramos un promedio de los resultados obtenidos en el laboratorio con otros grupos y llegamos a obtener la siguiente tabla:

I DSS [mA]

V P =V O [V]

3.50

-2.06

3.79

-2.26

3.89

-2.81

4.16

-2.81

Tabla 1.1 “Valores experimentales de I DSS y Vo”.

De ello pudimos escoger I DSS y V GS (off) Max/Min para el cálculo del segundo experimento.

I DSS Max.[mA]

I DSS Min. [mA]

V P =V O Max.[V]

V P =V O Min.[V]

4.16

3.50

-2.81

-2.06

Tabla1.2 “Datos escogidos para los valores máximos y mínimos de I DSS y V GS

Simulación en TINA:

Para la I DSS en la Simulación se muestra el siguiente circuito:

S S en la Simulación se muestra el siguiente circuito: Figura 1.3 “Medición I D S

Figura 1.3 “Medición I DSS en la simulación para el JFET 2N4341”.

I D S S en la simulación para el JFET 2N4341”. Figura1.4 “Medición de V G

Figura1.4 “Medición de V GS( off) en la simulación del circuito”.

JFET 2N4341”. Figura1.4 “Medición de V G S ( off) en la simulación del circuito”. Electrónica
JFET 2N4341”. Figura1.4 “Medición de V G S ( off) en la simulación del circuito”. Electrónica

Electrónica II

Página 5

Ahora compararemos los valores de I DSS y V GS Sabiendo que I DSS es la corriente que pasa por el transistor cuando V GS es cero esto se demostrara en la siguiente gráfica.

A continuación compararemos los resultados obtenidos con los resultados teóricos graficados en octave:

obtenidos con los resultados teóricos graficados en octave: Figura 1.6 “Grafica de I D vrs V

Figura 1.6 “Grafica de I D vrs V GS

octave: Figura 1.6 “Grafica de I D vrs V G S ” Figura 1.5 “Grafica Simulada

Figura 1.5 “Grafica Simulada en Octave de I D vrs V GS de los datos obtenidos”.

Figura 1.5 “Grafica Simulada en Octave de I D vrs V G S de los datos
Figura 1.5 “Grafica Simulada en Octave de I D vrs V G S de los datos

Electrónica II

Página 6

Figura 1.6 “Grafica de G m vrs V G S ”. Figur a 1.5 “Grafica

Figura 1.6 “Grafica de G m vrs V GS ”.

Figura 1.6 “Grafica de G m vrs V G S ”. Figur a 1.5 “Grafica Simulada

Figura 1.5 “Grafica Simulada en Octave de G m vrs V GS de los datos obtenidos”.

Discusión: Como podemos observar los valores encontrados de I DSS y V GS (off) son bastante cercanos a los q se especifican en las hojas de datos; este margen de error puede atribuírsele a algún leve error en la toma de mediciones; sin embargo los valores obtenidos en esta práctica son bastante aceptables.

toma de mediciones; sin embargo los valores obtenidos en esta práctica son bastante aceptables. Electrónica II
toma de mediciones; sin embargo los valores obtenidos en esta práctica son bastante aceptables. Electrónica II

Electrónica II

Página 7

2. Diseñar un amplificador con ganancia mayor que 50, usando un 2N4338/2N4339/2n4341 Usar las técnicas discutidas en el laboratorio.

Introducción: Al estudiar y analizar los amplificadores se puede observar que a la hora de calcular sus resistencias es una decisión muy importante ya que escogerlas depende de el conocimiento que se tenga sobre dicho tema de no ser asi podríamos obtener resultados no deseables.

Descripción del circuito: Para el diseño de este amplificador se utilizara el diseño de fuente común, debido a que es una de las conexiones con un cálculo de diseño más fácil de entender y analizar.

un cálculo de diseño más fácil de entender y analizar. Figura 2.1 “Circuito amplificador de ganancia”.

Figura 2.1 “Circuito amplificador de ganancia”.

Figura 2.1 “Circuito amplificador de ganancia”. Fig ura 2.2 “Equipo utilizado para la práctica” Av

Figura 2.2 “Equipo utilizado para la práctica”

Av [V/V]

Vp Max [V]

Max [mA]

Vp Min [V]

Min [mA]

Gm [mA/V]

50

-2.81

4.16

-2.06

3.50

1

Tabla 2.1 “Valores obtenidos para el diseño del Amplificador como fuente común”.

Tomamos encuenta estas ecuaciones para llevar a cabo el diseño del circuito amplificador conganancia mayor de 50.

I.

(

)

(

)

II.

(

)

III.

IV.

amplificador conganancia mayor de 50. I. ( ) ( ) II. ( ) III. IV. Electrónica
amplificador conganancia mayor de 50. I. ( ) ( ) II. ( ) III. IV. Electrónica

Electrónica II

Página 8

V. ( ) VI. ( ) | | VII. | | VIII. IX. | |
V.
(
)
VI.
(
)
|
|
VII.
|
|
VIII.
IX.
|
|
X.
Solución:
(
) [
]
(
)(
)
(
)
(
)(
)
(
)
[
]
[
]
Electrónica II
Página 9

(

) [

]

[

]

(

) [

]

|

|

Para el cálculo de divisor de tensión:

 

|

|

(

)(

)

|

|

] | | ⁄ ⁄ Para el cálculo de divisor de tensión:   | | (
] | | ⁄ ⁄ Para el cálculo de divisor de tensión:   | | (

Electrónica II

Página 10

Entonces:

Simultaneando da como resultado:

Resultados obtenidos:

Av [V/V]

Vp Max [V]

Max [mA]

Vp Min [V]

Min [mA]

Gm [mA/V]

50

-2.81

4.16

-2.06

3.50

1

Tabla 2.1 “Valores obtenidos para el diseño del Amplificador como fuente común”.

Rs [kΩ]

[kΩ]

[V]

[kΩ]

[kΩ]

2.43

50

3.01

900

100

Tabla 2.2 “Valores calculados para el diseño del Amplificador como fuente común”.

Discusión: Para el diseño de estos amplificadores existen múltiples soluciones, por esta razón es necesario que todo este análisis antes de implementar el circuito en el laboratorio venga acompañado de su respectiva simulación.

de implementar el circuito en el laboratorio venga acompañado de su respectiva simulación. Electrónica II Página
de implementar el circuito en el laboratorio venga acompañado de su respectiva simulación. Electrónica II Página

Electrónica II

Página 11

Simulaciones en TINA:

Simulaciones en TINA: Figura 2.3 “ Diagrama esquemático del amplificador de la simulación en TINA ”

Figura 2.3 Diagrama esquemático del amplificador de la simulación en TINA.

Estas mediciones nos dan dada por:

una forma directa para lograr calcular la ganancia, que viene

forma directa para lograr calcular la ganancia, que viene Figura 2.3 “ Gráficas de entrada y

Figura 2.3 Gráficas de entrada y salida amplificada de la simulacion en TINA.

viene Figura 2.3 “ Gráficas de entrada y salida amplificada de la simulacion en TINA ”
viene Figura 2.3 “ Gráficas de entrada y salida amplificada de la simulacion en TINA ”

Electrónica II

Página 12

Figura 2.4 “Muestra el Vo y Vi del JFET como amplificador común en el laboratorio”.

Figura 2.4 “Muestra el Vo y Vi del JFET como amplificador común en el laboratorio”.

Calculamos la ganancia experimenta en el circuito mediante los resultados obtenidos en el osciloscopio llegamos al cálculo de la ganancia de la siguiente manera:

Discusión: Los resultados obtenidos en el laboratorio, al introducir una señal de 52mV, Se obtiene la respuesta del circuito amplificador propuesto, El cual confirma que efectivamente la ganancia del amplificador fuente común, anda por los 50 .

cual confirma que efectivamente la ganancia del amplificador fuente común, anda por los 50 . Electrónica
cual confirma que efectivamente la ganancia del amplificador fuente común, anda por los 50 . Electrónica

Electrónica II

Página 13

3. El seguidor fuente es una configuración de mucha utilidad; su elevada impedancia de entrada y baja impedancia de salida lo hacen útil para transformaciones de impedancia entre FETS y BJTs.

Introducción: La baja impedancia de entrada es la clave para poder desarrollar los cálculos y armar un buen circuito de un seguidor fuente

Descripción del circuito: Para esta asignación se recomendó una impedancia mayor a 1M y mantener el mismo valor de transconductancia que se utilizó en el experimento 2 del amplificador de ganancia que fue de Gm = 1mA/V

Fórmulas a utilizar:

I.

 

(

 

)

 
 

II.

(

 

)

 
 

III.

(

)

Solución

 

(

)

(

)

(

)

(

)

|

|

Debido a la impedancia de entrada que se ha pedido implementar en el sistema, se eligio una resistencia de compuerta de

entrada que se ha pedido implementar en el sistema, se eligio una resistencia de compuerta de
entrada que se ha pedido implementar en el sistema, se eligio una resistencia de compuerta de

Electrónica II

Página 14

Simulación en TINA

Simulación en TINA Figura 3.1 “ Circuito del seguidor con su respectivo Vo de salida ”.

Figura 3.1 Circuito del seguidor con su respectivo Vo de salida”.

Obteniendo la ganancia del circuito seguidor fuente:

Para una mayor visualización de este circuito presentamos una gráfica de entrada y salida de este circuito realizada en TINA

de entrada y salida de este circuito realizada en TINA Figura 3.2 “ Gráfica de entrada

Figura 3.2 Gráfica de entrada y salida del seguidor fuente con el JFET simulado en TINA”.

3.2 “ Gráfica de entrada y salida del seguidor fuente con el JFET simulado en TINA
3.2 “ Gráfica de entrada y salida del seguidor fuente con el JFET simulado en TINA

Electrónica II

Página 15

CONCLUSIONES

En base al conocimiento adquirido con la elaboración de este reporte hemos concluido de la siguiente manera:

Para los datos obtenidos en el laboratorio de la practica 1 pudimos conocer los respectivos valores de I DSS y V GS (off). Comparando cada uno de los resultados podemos decir que están en el rango en la hoja de especificaciones del JFET 2N4341 y se comprobó que el factor de ganancia va a depender de la resistencia del drenaje, gracias a este factor podremos variar considerablemente el voltaje en la salida.

Una de las principales causas por las que el amplificador de ganancia 50 no funcionó en su totalidad fue debido a que en la teoría y cálculos los datos obtenidos no son tan fáciles de obtener en la realidad y debido a eso ya hay un margen de error significativo por lo tanto a la hora de querer implementar nuestro diseño deben tomarse en cuenta esas consideraciones de los valores obtenidos y los valores verdaderos que se utilizan en el circuito.

Como pudo observarse en el laboratorio una de las claves para diseñar un buen seguidor de fuente es que tenga una gran impedancia de entrada, ya que esto ayuda a la hora de tomar mediciones.

es que tenga una gran impedancia de entrada, ya que esto ayuda a la hora de
es que tenga una gran impedancia de entrada, ya que esto ayuda a la hora de

Electrónica II

Página 16

BIBLIOGRAFIA

Circuitos Microelectronicos, 5ta Edición, Adel S. Sedra Kenneth C. Smith

Ing. José Ramos López. Notas de Clase de Electrónica II. Universidad de El Salvador, 2014.

Electrónica, 2da Edición, Allan R. Hambley.

II. Universidad de El Salvador, 2014.  Electrónica, 2da Edición, Allan R. Hambley. Electrónica II Página
II. Universidad de El Salvador, 2014.  Electrónica, 2da Edición, Allan R. Hambley. Electrónica II Página

Electrónica II

Página 17

ANEXOS

Configuración del JFET 2N4341.

ANEXOS Configuración del JFET 2N4341. Hoja técnica: Electrónica II Página 18

Hoja técnica:

ANEXOS Configuración del JFET 2N4341. Hoja técnica: Electrónica II Página 18
ANEXOS Configuración del JFET 2N4341. Hoja técnica: Electrónica II Página 18
ANEXOS Configuración del JFET 2N4341. Hoja técnica: Electrónica II Página 18

Electrónica II

Página 18

Configuración del Amplificador Operacional LM741

Configuración del Amplificador Operacional LM741 Electrónica II Página 19
Configuración del Amplificador Operacional LM741 Electrónica II Página 19
Configuración del Amplificador Operacional LM741 Electrónica II Página 19

Electrónica II

Página 19

Hoja técnica:

Hoja técnica: Electrónica II Página 20
Hoja técnica: Electrónica II Página 20
Hoja técnica: Electrónica II Página 20

Electrónica II

Página 20