AMPLIFICADOR MULTIETAPA

Prctica de Laboratorio









Jose Miguel Chacon
Sergio Herrera
Daniel Morales










Ing. Martha Ospina













Universidad Distrital Francisco Jos de Caldas
Facultad de Ingeniera
Ingeniera Electrnica
Electrnica ll
Bogot DC
2014
OBJETIVOS


GENERAL
Disear y verificar el funcionamiento y condiciones de diseo de un
amplificador de dos etapas en cascada.

ESPECIFICOS
Comprobar los resultados analizados para determinar ganancias,
determinacin del punto Q, impedancias, y mximas seales de salida.
Determinar los porcentajes de error de cada amplificador.
Amplificar las seales de entrada por medio de cada configuracin.



ANALISIS

Diseo de un amplificador de dos etapas emisor comn que permita el
manejo de una seal de salida de 10Vpp sobre una carga de 5K y que
produzca una ganancia total de 50, la mnima frecuencia a amplificar es
100Hz., utilice transistores de parmetros conocidos.

Trabajaremos con transistores BJT 2N2222A con hfe = 200.













Figura 1. Amplificador multietapa en emisor-emisor comn.
Si deseamos una ganancia total de 50, amplificaremos 10 veces la seal en la
primera etapa, y luego la amplificaremos 5 en la segunda, arbitrariamente, de ah
tenemos una seal de entrada:

Diseamos primero la segunda etapa:
Ahora,

[( ) ] ( )
[( )]
[]

Sin condensador en el emisor:

Para esta etapa la ganancia de voltaje es de 5;

Por tanto,
Hallamos resistencia dinmica y esttica:

()
Hallamos I
CQ
e I
BQ;

Hallamos V
BB
,



Hallamos R
B1
y R
B2
, despejando de:

()
Y

()
Y

,
De donde obtenemos:









Sabiendo que

Podemos, entonces suponer la RL del primer amplificador:







Impedancia de entrada del segundo amplificador y resistencia de carga del primero.

( ( )

( ())

Ac


[( ) ] ( )
[( )]
[]

Sin condensador en el emisor:

Para esta etapa la ganancia de voltaje es de 10;

Por tanto,
Hallamos resistencia dinmica y esttica:

()
Hallamos I
CQ
e I
BQ;

Hallamos V
BB
,



Hallamos R
B1
y R
B2
, despejando de:

()
Y

()
Y

,
De donde obtenemos:





Ahora hallamos los condensadores para que amplifique desde 100Hz:

( )

( )

En el primer amplificador:


Para Fl1 igual a la frecuencia baja de corte, tenemos un valor de

Y para Cc2,




Disee un amplificador de dos etapas emisor comn-colector comn que
permitan elevar una seal de 1Vpp a 10Vpp sobre una carga de 200, la
mnima frecuencia a amplificar es 100Hz, utilice transistores de parmetros
conocidos.
La ganancia del amplificador en sus dos etapas es:

Como sabemos que el emisor comn amplifica voltaje, pero el colector produce
una ganancia menos que 1, amplificamos en el emisor comn aproximadamente a
11, que ponemos en la segunda etapa:
Ahora,

[( ) ] ( )
[( )]
[]

Sin condensador en el emisor:

Para esta etapa la ganancia de voltaje es de 11;

Por tanto,
Hallamos resistencia dinmica y esttica:

()
Hallamos I
CQ
e I
BQ;

Hallamos V
BB
,



Hallamos R
B1
y R
B2
, despejando de:

()
Y

()
Y

,
De donde obtenemos:



Ahora hallamos los condensadores para que amplifique desde 100Hz:

( )

( )

En el primer amplificador:


Para Fl1 igual a la frecuencia baja de corte, tenemos un valor de

Y para Cc2,


DESARROLLO

Durante el desarrollo de la prctica de laboratorio se utilizaron los siguientes
instrumentos y/o dispositivos:


Cuatro transistores BJT NPN 2N2222A.
Resistencias de distintos valores.
Condensadores de distintos valores.
Protoboard
Osciloscopio
Multmetro
Generador de seales
Fuente DC
CONCLUSIONES

De esta prctica de laboratorio podemos concluir que podemos utilizar varias
etapas amplificadoras para amplificar seales muy pequeas hasta seales muy
grandes.