Novatec

Marcio Roberto Miranda Assis

Copyright 2013 da Novatec Editora Ltda.
Todos os direitos reservados e protegidos pela Lei 9.610 de 19/02/1998.
proibida a reproduo desta obra, mesmo parcial, por qualquer processo, sem prvia autorizao,
por escrito, do autor e da Editora.
Editor: Rubens Prates
Reviso gramatical: Marta de Almeida S
Editorao eletrnica: Carolina Kuwabata
Capa: Isabela Berger
ISBN: 978-85-7522-311-6
Histrico das impresses:
Agosto/2013 Primeira edio
Novatec Editora Ltda.
Rua Lus Antnio dos Santos 110
02460-000 So Paulo, SP Brasil
Tel.: +55 11 2959-6529
Fax: +55 11 2950-8869
E-mail: novatec@novatec.com.br
Site: www.novatec.com.br
Twitter: twitter.com/novateceditora
Facebook: facebook.com/novatec
LinkedIn: linkedin.com/in/novatec
Dados Internacionais de Catalogao na Publicao (CIP)
(Cmara Brasileira do Livro, SP, Brasil)
Assis, Marcio Roberto Miranda
Informtica para concursos pblicos de
informtica : tecnologia da informao,
desenvolvimento de software, redes e banco de
dados / Marcio Roberto Miranda Assis. -- So
Paulo : Novatec Editora, 2013.
ISBN 978-85-7522-311-6
1. Informtica - Concursos pblicos 2.
Informtica - Estudo e ensino I. Ttulo.
13-02848 CDD-004.076
ndices para catlogo sistemtico:
1. Informtica para concursos pblicos
004.076
VC20130722
24
CAPTULO 1
Arquitetura de computadores
A arquitetura de um computador digital
1
pode ser denida por meio da tecnolo-
gia de seus componentes e pela forma como eles so organizados internamente.
Esses componentes so agrupados em quatro classes distintas: controladores,
memrias, barramentos e dispositivos de entrada e sada.
O restante deste captulo apresentar conceitos associados s quatro clas-
ses citadas anteriormente com exceo dos dispositivos de entrada e sada, os
quais fogem do escopo deste livro. Tambm no ser apresentada a histria do
surgimento dos computadores. Para saber mais sobre esse assunto, consulte as
obras indicadas na leitura recomendada deste mesmo captulo.
1.1 Processadores
O processador o principal controlador de um sistema microprocessado, e sua
velocidade de processamento (expressa em frequncia) dita o desempenho do
sistema. Seguindo a linha de evoluo, os processadores esto se tornando mais
rpidos e menores, sendo comum encontrar controladores com velocidade de
1 GHz e tamanho sucientemente pequeno para ser inserido em dispositivos
mveis (telefones celulares, tablets etc.). Contrastando com a tecnologia de al-
guns anos atrs, pela qual os computadores de mesa (desktops) no possuam
tal capacidade.
Atualmente h duas linhas de desenvolvimento de novos processadores:
os destinados aos dispositivos de alto desempenho que realizam grande carga
de processamento (servidores de banco de dados, computadores destinados
1 Um computador por denio [1,2] no necessita ser digital, porm daqui em diante o termo
computador far referncia apenas aos computadores digitais.
25
Captulo 1

Arquitetura de computadores
computao cientca etc.) e os destinados aos dispositivos embarcados que
requerem baixo consumo de energia (laptops, telefones celulares, tablets etc.).
Visando a essas duas linhas de desenvolvimento, vrios aprimoramentos
surgiram, dentre eles, a insero de diversos ncleos
2
em um nico processador
e a alterao da frequncia de processamento das operaes sob demanda
3
.
1.1.1 Instrues
Todas as operaes realizadas em um computador passam necessariamente
pelo processador, seja direta ou indiretamente. Essas operaes so compostas
de estruturas especiais denominadas instrues, as quais so responsveis por
dizer ao processador como realizar uma determinada tarefa, ou melhor, uma
operao.
Quando analisadas no mbito da mquina, as instrues so sinais eltri-
cos que trafegam pelas faixas dos circuitos integrados contidos na placa-me
dos computadores. Cada faixa pode conter vrias vias, cada qual permitindo
o trfego de um sinal eltrico por vez; esses sinais so representados compu-
tacionalmente por um bit. Atualmente os circuitos integrados das placas-me
disponveis para compra possuem faixas de 16, 32 e 64 vias.
Como as instrues so formadas por bits, seus tamanhos cam em um
primeiro momento condicionados ao nmero de vias por faixa. possvel
formalizar a relao entre vias, bits e instrues como: quanto maior o nmero
de vias por faixa, mais bits podem compor as instrues que as percorrem e
consequentemente mais informaes podem ser representadas. Alm do tama-
nho, o formato tambm contribui para o poder de representao das instrues.
Os conjuntos de instrues mais populares so o Reduced Instruction Set
Computer (RISC), o Complex Instruction Set Computer (CISC) e o conjunto
hbrido formado por instrues RISC e CISC.
O conjunto RISC formado por um nmero reduzido de instrues bem
denidas, relativamente rpidas para serem processadas e que oferecem compa-
tibilidade satisfatria entre sistemas operacionais distintos. Contudo, para que
uma nica operao seja executada, pode ser necessria mais de uma instruo
RISC, o que acarreta um acrscimo no tempo para a obteno do resultado.
2 O ncleo a parte do processador que contm os componentes que realizam o processamento
de fato, os demais componentes contidos nas outras partes do processador apenas auxiliam
a execuo de operaes.
3 Tecnologia Turbo Boost da fabricante de processadores Intel www.intel.com/portugues/technology/
turboboost/
Informtica para Concursos Pblicos de Informtica
26
J o CISC se diferencia do RISC por possuir um conjunto com um nmero
maior de instrues caracterizadas por serem mais complexas e focadas em
um fabricante de processadores especco. Em sua maioria, as instrues CISC
realizam uma operao completa em uma nica instruo, porm a comple-
xidade agregada instruo pode reduzir a compatibilidade entre sistemas
operacionais.
O modelo hbrido tenta aliar o melhor do mundo RISC e do CISC: a compa-
tibilidade entre sistemas operacionais e a velocidade para realizar operaes. O
conjunto de instrues RISC utilizado para realizar as operaes executadas
pelo sistema operacional; quando chegam ao processador, essas instrues so
convertidas em instrues CISC. Assim os desenvolvedores dos processadores
podem implementar melhorias em seu conjunto interno de instrues e ao
mesmo tempo manter a compatibilidade entre sistemas operacionais. O uso
desse modelo hbrido acrescenta um overhead
4
execuo das operaes em
virtude do tempo desprendido com a converso de instrues.
1.1.2 Pipeline
Um processador composto de um conjunto de blocos com funcionalidades
distintas e bem denidas. Nos primrdios da computao digital, o processa-
mento
5
de instrues era realizado de forma sequencial, isto , uma instruo
deveria percorrer todos os blocos do processador para que a prxima instruo
pudesse iniciar o ciclo de processamento.
Conforme o desempenho dos computadores foi evoluindo, demandou-se
o processamento de um maior nmero de instrues. Essa demanda revelou
um problema inerente: por mais que um processador aumentasse a frequncia
de processamento, somente uma instruo poderia ser processada por vez.
Diante desse problema, pesquisadores observaram que alguns blocos do pro-
cessador eram liberados logo aps a utilizao, ento perceberam que no era
necessrio esperar uma instruo passar por todos os blocos do processador
para a prxima instruo iniciar seu ciclo de processamento. Foi ento criado
o conceito de pipeline.
Pipeline uma tcnica que permite que uma ou mais instrues iniciem a
execuo antes do m do processamento de uma instruo anterior. Um pipe-
line terico, que ser considerado nesta seo, tem cinco estgios; cada estgio
um subconjunto de blocos responsvel por realizar uma tarefa especca.
4 Tempo adicional inserido em um processo.
5 O termo processamento neste contexto signica que uma instruo est no momento uti-
lizando um dos blocos do processador.
27
Captulo 1

Arquitetura de computadores
Os cinco estgios do pipeline terico, considerando a execuo de uma
instruo, so:
1. Busca da instruo (IF
6
).
2. Decodicao da instruo (ID).
3. Execuo das instrues (ALU).
4. Acesso memria (MEM).
5. Escrita do resultado da execuo da instruo na memria (WB).
Para que as instrues possam trafegar pelos estgios, a tcnica pipeline
utiliza um conjunto de memrias (Seo 1.3). Denominados registradores de
transio ou de fronteira, so responsveis por armazenar informaes durante
a transio dos estgios do pipeline. O nmero de registradores est direta-
mente associado ao nmero de estgios do processador, para um pipeline de N
estgios tem-se N - 1 registradores de transio. No pipeline de cinco estgios
(Figura 1.1), observam-se quatro registradores de fronteira: IF-ID, ID-ALU,
ALU-MEM e MEM-WB.
ALU MEM WB IF ID
ID-ALU IF-ID ALU-MEN MEN-WB
Figura 1.1 Pipeline terico com cinco estgios e seus respectivos registradores de fronteira,
onde cada estgio demora um ciclo (um ciclo de clock 1 Cc) para realizar sua tarefa.
O principal resultado da tcnica pipeline relacionado quantidade de
instrues executadas. Em processadores que implementam pipeline no h um
aumento na velocidade de execuo das instrues, pelo contrrio, a durao
da execuo incrementada por conta do tempo desprendido pela instruo
durante a passagem pelos registradores de transio. O que de fato a tcnica
pipeline realiza aumentar o nmero de instrues dentro do processador, o
que consequentemente aumenta o nmero de instrues que so executadas
por unidade de tempo (instrues que saem do processador).
A medida que sumariza o nmero de instrues executadas por unidade
de tempo recebe o nome de throughput. O throughput de um processador (TP)
que implementa pipeline obtido por meio da equao 1.1, denida em [2],
6 As siglas usadas so referentes aos nomes dos estgios em ingls.
Informtica para Concursos Pblicos de Informtica
28
em que T signica o tempo de execuo completa de uma instruo, e N, o
nmero de estgios que o pipeline contm.
N
T
TP
rsemPipeline processado

(Equao 1.1)
Os nmeros de estgios de um pipeline podem variar entre processadores,
sendo essa uma caracterstica inerente ao fabricante e ao modelo do processador,
e no arquitetura propriamente dita. Na tabela 1.1 apresentado o nmero
de estgios dos pipelines contidos em alguns dos processadores da AMD e da
Intel, empresas lderes mundiais em fabricao de processadores.
Tabela 1.1 Nmero de estgios dos pipelines contidos em diversos modelos de
processadores das fabricantes AMD e Intel
AMD Estgios Intel Estgios
K5 5 Pentium I 5
K6-2 5 Pentium II 10
K6-3 5 Pentium III 10
Athlon 32 11 Pentium IV 20
1.1.2.1 Dependncias entre instrues
Alm do tempo desperdiado com a passagem das instrues pelos estgios, a
pipeline possui outros pontos negativos que podem deteriorar a tcnica. Den-
tre os pontos negativos est a dependncia de dados que ocorre quando uma
instruo necessita do resultado de uma instruo antecessora que ainda est
sendo processada, isto , est em um dos estgios do pipeline.
Entretanto, para processar as instrues dependentes minimizando o im-
pacto no pipeline, possvel inserir no processo intervalos de tempo (tambm
conhecidos como bolhas). Essas bolhas tm como objetivo retardar a execuo
da instruo dependente at que os dados oriundos da instruo antecessora
estejam prontos. A insero de bolha se apresenta como uma soluo simples
para problemas de dependncia, porm o seu uso gera outro problema: o con-
gestionamento das instrues subsequentes instruo em espera.
No exemplo apresentado na gura 1.2 (adaptado do livro [2]), so apre-
sentadas duas instrues representadas em linguagem de montagem: DSUB
(subtrao) e DADD (adio). Verica-se no exemplo que a instruo DSUB
necessita do resultado da instruo DADD armazenado no registrador R1. A
29
Captulo 1

Arquitetura de computadores
forma como as instrues se comportam no processador considerando um
pipeline clssico e a insero de bolhas para resolver as dependncias exibida
na gura 1.2.
DSUB R1, R2, R3
DADD R5, R1, R4
DSUB
DADD
IF ID ALU MEM WB
IF ID ALU MEM WB BOLHA
Figura 1.2 Para ambas as instrues, os dois registradores mais direita contm os
operandos, e os registradores mais esquerda (R1 e R5) so os destinos dos respectivos
resultados. Observa-se que DADD necessita do resultado de DSUB que ser armazenado
em R1 somente quando a instruo completar o estgio WB. Sendo assim, necessria
a insero de uma bolha no estgio WB para que DADD possa executar corretamente a
operao de adio.
1.2 Barramentos
Barramentos so canais de comunicao entre os dispositivos de um compu-
tador. Fisicamente, representam o agrupamento de vias de comunicao onde
trafegam os sinais eltricos que do ponto de vista dos softwares so tratados
como dados (um sinal eltrico igual a 1 bit). Os barramentos podem ser
compartilhados, isto , mais de um componente pode us-lo ordenadamente,
o que pode diminuir seu desempenho. Alm do compartilhamento, o barra-
mento se submete a outros fatores relacionados ao trfego de bits (quantidade,
dados simultneos e velocidade de transmisso) que tambm inuenciam no
desempenho nal.
Alguns autores classicam os barramentos de acordo com os componentes
que so interligados, assim so agrupados em barramento do processador,
barramento de memria e barramentos de entrada e sada. O barramento do
processador o que tem melhor desempenho, pois precisa fornecer respostas
rpidas. usado para comunicao interna do processador, porm tambm
pode ser usado para realizar a comunicao externa com outros componentes.
O barramento de memria realiza a comunicao do processador com a
memria principal e est condicionado velocidade da memria, que mais
lenta em relao ao processador. Se no houvesse essa condio, o processador
ofereceria ou requisitaria dados em uma velocidade maior que a memria
poderia manipular, causando com isso erros incontornveis.
Informtica para Concursos Pblicos de Informtica
30
Os demais componentes e dispositivos de um computador utilizam os bar-
ramentos de entrada e sada para comunicao. So os barramentos que esto
presentes em maior quantidade. Existem vrias tecnologias de barramentos,
todas elas implementadas com o objetivo de alcanar um maior desempenho
e/ou generalidade na integrao de dispositivos e componentes.
Abaixo, alguns dos barramentos de entrada e sada extrados do livro [3],
assim como alguns exemplos de dispositivos que realizam a comunicao:
Accelerated Graphics Port (AGP) vdeo.
Audio Modem Rise (AMR) modem, rede e som.
Extended Industry Standard Architecture (EISA) placas de expanso
7
.
FireWire mquinas digitais, flmadoras digitais etc.
Infrared Data Association (IrDA) laptops, impressoras, telefones etc.
Industry Standard Architecture (ISA) placas de expanso.
Peripheral Component Interconnect (PCI) placas de expanso.
Peripheral Component Interconnect Express (PCI Express) placas de
expanso.
Serial ATA (SATA) dispositivos de armazenamento.
Small Computer System Interface (SCSI) discos rgidos, impressoras,
scanners etc.
Universal Serial Bus (USB) cmeras digitais, impressoras etc.
1.3 Memrias
Memrias so dispositivos com a capacidade de reter dados de programas e de
usurios. As memrias so organizadas em blocos de tamanho xo (tambm
denominados clulas), onde cada bloco deve possuir um endereo inequvoco
usado para permitir o armazenamento (escrita) e a recuperao (leitura) de
dados naquela posio. As memrias podem ter carter dinmico com tempo
de armazenamento reduzido ou esttico que tem o tempo de armazenamento
dos dados estendido.
As memrias possuem um conjunto nito de caractersticas comuns que
se relacionam entre si permitindo a classicao delas em dois tipos distintos:
as primrias e as secundrias.
7 Placas de expanso neste contexto so aquelas que expandem a capacidade de um computador,
por exemplo, modems, placas de redes, entre outras.
31
Captulo 1

Arquitetura de computadores
Dentre as caractersticas esto:
Capacidade quantidade de dados que podem ser armazenados.
Composio os componentes utilizados (mecnicos ou no).
Velocidade tempo de acesso e de transferncia dos dados armazenados.
Volatilidade tempo de reteno dos dados na memria.
1.3.1 Memria primria
Esse tipo de memria tambm encontrado na literatura com o nome de
memria real. As memrias primrias so indispensveis para a utilizao dos
computadores atuais, pois esses necessitam, para serem ativados, que todos os
programas requeridos sua inicializao e efetiva utilizao (drivers de dis-
positivos, sistemas operacionais, entre outros) estejam alocados na memria
principal para que possam entrar em execuo.
As memrias principais tem velocidades de acesso aos dados armazenados
maiores que as memrias secundrias, pois no dispem de componentes
mecnicos. Consequentemente os dispositivos de memria principal tm um
custo mais elevado por unidade de armazenamento
8
por conta dos componentes
empregados e da tecnologia envolvida em sua fabricao.
Existem ao todo quatro tipos de memrias principais (reais): as Random
Access Memory (RAM), as Read Only Memory (ROM), as memrias cache e os
registradores. As memrias RAM permitem que os dados sejam escritos em blocos
aleatrios e lidos a partir dos endereos desses blocos, sendo que o mapeamento
bloco lgico-fsico realizado na inicializao do dispositivo de memria (salvo
algumas excees, como os endereos reservados para o sistema operacional).
Porm uma memria com baixo nvel de reteno de dados quando o com-
putador desligado, todos os dados contidos na RAM so perdidos.
As memrias ROM tm como caracterstica principal a proteo dos dados
armazenados. Todos os dados contidos nas ROM so armazenados utilizando
processos no triviais, o que torna difcil a gravao corriqueira nesse tipo de
memria. So usadas para armazenar instrues sobre o dispositivo em que
esto contidas, como, por exemplo, a rotina de ativao e teste de uma placa
de rede. As memrias ROM so encontradas em placas de rede, de vdeo, en-
tre outros dispositivos que necessitam realizar algumas funes predenidas
independentes do SO (as memrias BIOS dos computadores so exemplos de
memria ROM).
8 Nesta subseo ser considerado o Byte (8 bits) como unidade de armazenamento.
Informtica para Concursos Pblicos de Informtica
32
A cache uma modalidade de memria extremamente rpida, porm com
um custo por byte proporcionalmente elevado. usada como fator de norma-
lizao entre componentes com velocidades distintas dentro do computador.
Isso necessrio em casos como o das memrias RAM, que no alcanam
velocidade de acesso suciente para acompanhar a velocidade do processador
e, para no reduzi-la drasticamente, utiliza memrias cache para enviar dados
antecipadamente ao processador.
Por m, os registradores (j mencionados na seo 1.1.2) so tipos de mem-
rias de alto desempenho contidas em sua grande maioria dentro dos controla-
dores. Por serem memrias de alto desempenho, possuem custo mais elevado
que as demais. Existem dois tipos de registradores: os registradores de base e os
registradores de dados. Os registradores de base armazenam referncias, como,
por exemplo, o endereo de variveis. J os registradores de dados armazenam
valores propriamente ditos, como nmeros inteiros e de ponto utuante, por
exemplo.
1.3.2 Memria secundria
Ao contrrio das memrias primrias descritas na subseo anterior, o foco das
memrias secundrias o volume e o perodo de armazenamento dos dados.
A velocidade comprometida pelos fatores relacionados aos componentes
mecnicos envolvidos na composio dessas memrias, sendo que o acesso a
esses dispositivos considerado o gargalo do sistema.
Como so lentas por causa dos componentes mecnicos envolvidos na sua
composio, evita-se que as memrias secundrias acessem o processador ou
a memria primria diretamente. Para enviar dados da memria secundria
para a memria primria usam-se mtodos como o Direct Memory Access
(DMA) e as interrupes de sistemas.
Dentre as memrias secundrias esto os Hard Disks (HD), os DVDs, o Blu-
-Ray, as tas magnticas, entre outros. Desses dispositivos, os mais populares
so os HDs, que tm grande capacidade de armazenamento (com tamanho que
chega a vrios terabytes
9
), o que permite arquivar todos os dados de programas
e de usurios que no estejam em execuo.
Um HD composto sicamente de um conjunto de discos de duas faces
posicionados uns sobre os outros. Para cada face contida em um disco existe
uma cabea independente de leitura e escrita. A organizao lgica dos discos
9 1024 Gigabytes.
33
Captulo 1

Arquitetura de computadores
responsabilidade da geometria dos discos que dene trs elementos: trilhas,
setores e cilindros. Trilhas so reas de armazenamento circulares e concntricas,
isto , que tm um centro comum. Os setores so divises regulares das trilhas
anlogas aos blocos das memrias principais. Os cilindros representam todas
as trilhas que esto nas mesmas posies em todos os discos, por exemplo, o
cilindro 1 de um HD o conjunto de todas as trilhas 1 dos discos presentes. A
gura 1.3 destaca os discos, as trilhas e os setores de um HD.
Um HD composto de N discos.
Cada disco possui duas faces.
disco N
face 2
face 2
face 1
face 1
disco 1
setores
disco superfcie disco perfil
trilha
Figura 1.3 Imagem do perl e da superfcie de um dos discos de um HD. Trilhas
concntricas denem os cilindros.
O acesso e a leitura de dados no HD so inuenciados por uma srie de
tempos oriundos dos procedimentos realizados. Inicialmente, para ler ou escre-
ver dados em um HD, necessrio instru-lo a posicionar a cabea de leitura/
escrita correta em uma trilha especca (tempo de busca). Aps o posicionamento
na trilha correta, necessrio deslocar o brao at o setor de interesse (tempo
de latncia). Com o brao posicionado na trilha e no setor corretos, neces-
srio realizar a transferncia dos dados propriamente ditos entre a memria
secundria e a primria (tempo de transferncia). A soma de todos esses tempos
denominada tempo de acesso e sua expresso pode ser vista na equao 1.2.
cia transfern latncia busca acesso
T T T T
(Equao 1.2)
Informtica para Concursos Pblicos de Informtica
34
1.4 Exerccios
01) (CESPE/2011/Correios/Analista de Correios) As instrues CISC so mais
simples que as instrues RISC, por isso, os compiladores para mquinas
CISC so mais complexos, visto que precisam compensar a simplicao
presente nas instrues. Entretanto, se for usado Pipeline, a complexidade
do compilador CISC ser reduzida, pois a arquitetura pipeline evita a
necessidade de reordenao inteligente de instrues.
( ) correto;
( ) errado.
02) (FCC/2010/DPE-SP/Agente de Defensoria) Para o processo de gravao e
leitura dos dados em um disco rgido, a superfcie de uma face do disco
dividida sicamente em trilhas:
a) setores e parties;
b) parties e clusters;
c) e parties;
d) e setores;
e) setores e cilindros.
03) (FCC/2010/TRF 4 REGIO/Analista Judicirio) Sobre o acesso direto
memria (Direct Memory Access) (DMA) correto armar que:
a) Um canal de acesso memria (DMA) usa um controlador de entra-
da/sada para gerenciar transferncias de dados entre dispositivos de
entrada/sada e a memria principal.
b) No compatvel com diversas arquiteturas de barramento.
c) Em arquiteturas legadas, como barramentos ISA, EISA ou MCA, um
controlador de DMA no consegue gerenciar transferncias entre a
memria principal e dispositivos de entrada/sada.
d) O DMA no melhora de forma signicativa o desempenho em sistemas
que executam grandes nmeros de operaes de entrada/sada (por
exemplo, servidores de grande porte).
e) Barramentos PCI empregam transferncia por DMA de terceiros, o
que requer um controlador para gerenciar o acesso ao barramento.
04) (FCC/2010/MPE-RN/Analista de Tecnologia da Informao) Na hierarquia
de velocidade de armazenamento de dados, na sequncia da mais alta
para a mais baixa, se encontram:
35
Captulo 1

Arquitetura de computadores
a) memria cache, memria principal, memria secundria e registradores;
b) registradores, memria cache, memria principal e memria secundria;
c) memria principal, memria secundria, memria cache e registradores;
d) memria principal, memria cache, memria secundria e registradores;
e) memria cache, memria secundria, memria principal e registradores.
05) (CESPE/2010/BASA) A memria cache do computador um tipo de
memria intermediria que guarda as informaes oriundas da memria
principal, com a nalidade de agilizar o acesso do processador a essas
informaes.
( ) correto;
( ) errado.
06) (CESPE/2011/Correios/Analista de Correios) A tcnica denominada pipeline
mais facilmente implementada nas arquiteturas CISC, em razo de
essas terem, em comparao com as arquiteturas RISC, instrues com
estrutura mais homognea. Essa tcnica no permite que instrues
diferentes sejam executadas simultaneamente.
( ) correto;
( ) errado.
07) (CESPE/2011/Correios/Analista de Correios) A tcnica de pipeline, criada
para acelerar a velocidade de operao dos dispositivos de E/S, possibilita
que um processador execute diversas instrues sobrepostas, de modo
que mais instrues possam ser executadas no mesmo perodo de tempo.
( ) correto;
( ) errado.
08) (CESPE/2010/TRE-BA/Analista Judicirio) Firewire, USB, IrDA, AGP e PCI
Express so barramentos usados para comunicao serial entre dispositivos.
( ) correto;
( ) errado.
09) (ESAF/2009/Receita Federal/Tcnico Administrativo) O processamento e o
controle das instrues executadas em um computador so funes da:
a) unidade central de processamento;
b) memria secundria;
c) memria principal;
Informtica para Concursos Pblicos de Informtica
36
d) unidade lgica e aritmtica;
e) unidade de controle.
10) (CESPE/2009/ANAC/Analista Administrativo/Tecnologia da Informao) A
memria principal funciona como memria intermediria para a me-
mria cache sempre que se zer necessrio implementar cache em dois
nveis.
( ) correto;
( ) errado.
1.5 Gabarito
01) errado
02) e
03) a
04) b
05) correto
06) errado
07) errado
08) errado
09) a
10) errado
1.6 Leitura recomendada
[1] STALLINGS, W. Arquitetura e organizao de computadores. 5. ed. So Paulo:
Makron Books, 2002.
[2] PATTERSON, D.; HENNESSY, J. Arquitetura de computadores: uma aborda-
gem quantitativa. 3. ed. Rio de Janeiro: Campus, 2003.
[3] TORRES, G. Hardware: curso completo. 4. ed. Rio de Janeiro: Axcel Books,
2001.