Вы находитесь на странице: 1из 6

INFORME PREVIO 4

1. Describir el modo de operacin del CI 74L!"# CI 74L!$ # CI


74L1%"# CI 74L1%1 & del CI 74L1!$.
CI 74L!"
Este circuito integrado est compuesto por tres Flip-Flop Maestro-Esclavo y
una bscula RS, dispone de dos entradas diferenciadas de reloj CP para el
primer Flip-Flop y CP!", para ! y "# Conectados de modo $ue nos
proporcionan un divisor por dos y un divisor por cinco, separados, las
entradas de conteo estn in%ibidas y las cuatro salidas puestas a cero l&gico
o a una cuenta binaria codi'cada a decimal (!C") de nueve mediante l*neas
de reset directas con puertas# Como se puede apreciar en la imagen de la
anterior 'gura +,, la salida - no est conectada internamente a las
siguientes etapas de conteo para una mayor independencia y versatilidad#
CI 74L!$
.eamos a continuaci&n, el cone/ionado del 012S,3 y el diagrama de fases,
con el 'n de obtener la divisi&n por 45 en binario# 2a se6al se aplicar a la
entrada C7 (patilla 41), la salida - (patilla 48, primera secci&n) del primer
9ip-9op se conecta con la entrada C7! (patilla 4, segunda secci&n)# l
aplicar impulsos de nivel :, de forma simultanea en las entradas R (patillas
8 y 3) iniciali;arn el divisor a ++++# 2as salidas en binario se obtienen en
las patillas se6aladas como -, -!, -C y -" respectivamente y
consecuentemente la salida -" presentar la divisi&n por 45 de la se6al de
entrada#
CI 74L1%"
CI 74L1%1
CI 74L1!$
'. Dise(ar )n con*ador de md)lo % con el CI 74L!".
De*erminar la relacin +)e ,a& en*re las -rec)encias de las se(ales
en las salidas de los .ip/.op con la -rec)encia de la se(al de relo0.
El circuito dise6ado seria<
"onde las se6ales sern <
"onde para -+, -4, -8 sus frecuencias respecto al cloc= con<
Para -+< >
-+
? 8>F
-+
? (4@8)F
C2A7
Para -4< >
-4
? 1>F
-4
? (4@1)F
C2A7
Para -8< >
-8
? B>F
-8
? (4@B)F
C2A7
$. Para el CI 74L1!$# 1cmo se de*ermina la se(al de con*eo2
1C)3l es la 4nalidad de las salidas 56ORRO7 & 5C8RR9 2 .1:);
oc)rre c)ando la car<a & las en*radas de REE= se ac*i>an
sim)l*3neamen*e2. 1C)3l de las dos en*radas *iene ma&or
prioridad2. E?pli+)e el modo de car<a paralelo en el con*ador
74L1!$
SALIDAS O SEALES DE CONTEO DE CONTEO.
El conteo regular siempre esta presente en las salidas -+--3 de los M.!
(Multi.i!rador), donde -3 es el 2S! (bit menos signi'cativo) y -+ el MS!
(bit ms signi'cativo)#
Estas salidas se utili;an cuando dos o ms unidades del 012S4,3 se
conectan como contador con etapas mCltiples para producir un nCmero
MA" mayor# En el modo de conteo ascendente, la salida >Cu del contador
de orden inferior se conecta a la entrada CPD del siguiente contador de
orden superior# En el modo de conteo descendente, la salida >Cd del
contador de orden inferior se conecta a la entrada CP" del siguiente
contador de orden superior#
FINALIDAD DE BORROW Y CARRY
Estas opciones en el circuito integrado se utili;an cuando por ejemplo en el
caso cuando la cuenta va decreciendo y llega a cero pide un decimal al
siguiente blo$ue (!ARRAE) y cuando la cuenta aumenta y e/cede de , le
concede una unidad al siguiente blo$ue (CRRF AD>)#
Cuando la carga paralela y el reset se activan simultneamente se reseteara
de forma as*ncrona#
"onde<
4. E?pli+)e como )*ili@ar el 74L!$ para implemen*ar )n
con*ador desde " ,as*a 11.
Para la reali;aci&n de este contador tomaremos en cuenta $ue<
Se utili;ara las entradas de puesta a cero R+ (4) y R+ (8) , para decodi'car
parcialmente el numero 48(recuGrdese $ue %ay una puerta HH" interna
asociada a estas entradas)# 2a decodi'caci&n del numero 48 se lleva cabo
conectando -3 a RA (4) y -8 a RA (8), como se muestra en la 'gura# 2a
salida -+ se conecta a C27 ! para conseguir un contador de 1 bits#
Inmediatamente despuGs de $ue el contador alcan;a el estado
48(44++),vuelve al estado inicial ++++#El inicio de in nievo ciclo , sin
embargo , origina un glic% en -8 debido a $ue el contador tiene $ue
permanecer en el estado 44++ durante unos pocos nanosegundos antes de
comen;ar otro ciclo#
A. 8nali@ar el -)ncionamien*o de los circ)i*os de la par*e
e?perimen*al.
nlisis
Dso del CI 012S,+ En esta parte el circuito va a trabajar
como un contador de modulo
4+#donde en la primera parte se
trabajara desde el + al ,#En la
segunda parte se trabajara como un
contador desde +-,,,con ayuda de
dos circuitos integrados(012S,+)
Dso del CI 012S,3 Ene esta parte se conectara el
circuito de tala manera $ue cuente
de forma $ue ya no se resetee
Contador binario@Contador
!C"@Atros contadores
En esta parte veri'caremos la
versatilidad de del 012S,3,de modo
$ue puede trabajar como contador
de de dos bits, contador del + %asta
el numero ,($ue viene a ser un
contador !C"),o $ue cuente %asta
cierto numero
Formas de onda HH" Se observa las formas de onda
cuando en las salidas se ponga una
compuerta HH"
Dso del CI 012S05 En esta parte se trabaja de varias
formas el CI de modo $ue puede
trabajar como contador s*ncrono,
contador ri;o($ue es de forma
impreciso),entre otros
Dso del CI 012S454 Es otro tipo de circuito s*ncrono, de
forma $ue su disposici&n esta
determinada para $ue trabaje con
carga paralela#
Dso del CI 012S4,3 Es uno de los contadores s*ncronos
mas verstiles ,es por ello $ue en
estos circuitos con'rmaremos sus
aplicaci&n
%. Dise(ar# )*ili@ando el .ip/.op BC# )n con*ador +)e si<a la
sec)encia indicadaD "/$/4/1/'/A/"/$/4/1/'/A/"/ E... & +)e *en<a
a)*ocorreccin.
Para esto %aremos el cuadro de estados<
-3(t
)
-8(t
)
-4(t
)
-3(tJ
4)
-8(tJ
4)
-3(tJ
4)
K3 7
3
K8 7
8
K4 7
4
+ + + + + 4 4 + L 4 L 4 L
3 + 4 4 4 + + 4 L L 4 L 4
1 4 + + + + 4 L 4 + L 4 L
4 + + 4 + 4 + + L 4 L L 4
8 + 4 + 4 + 4 4 L L 4 4 L
M 4 + 4 + + + L 4 + L L 4
Dna ve; %ec%o esto %aremos los mapas de =arnaug%t<

K3?-4 73?4
+ L L 4
+ L L 4
K8?-3 78?4
L L L L
4 L 4 4
K4?4 74?4
4 L L L
4 L L L
L L 4 +
L L 4 +
L L 4 L
L L 4 L
4 L 4 4
L L L L