Projeto B BCC32B Elementos de Lgica Digital

Projeto B
1
Paulo Batista da Costa
1
, Matheus Yamauchi Sekine
2
Universidade Tecnolgica Federal do Paran UTFPR
COCIC Coordenao do Curso de Bacharelado em Cincia da Computao
Campo Mouro, Paran, Brasil
1
paulobatistadacosta@liuxmail.org
2
mateusekine@hotmail.com
Resumo
Este trabalho teve a finalidade de explorar e
abordar a construo de mquinas de estados finitos.
Baseada em suas transies (mquina de Mealy), foi
elaborada atravs de mapas de Karnaugh e
implementada em vhdl (auxlio do gcg) e
esquematizada no Logisim. Ela reconhece a
sequncia: 011010110
1. Introduo
Este projeto tem por finalidade a elaborao
de uma mquina de estados de Mealy, que baseada em
suas entradas e suas transies resulte no
reconhecimento sequencial 011010110 sendo este
sobreposto ou no de si mesmo. Para tal, foi elaborado
uma tabela verdade, com a qual geraram mapas de
Karnaugh que geraram expresses que definiram a
mquina de estado e a disposio de seus respectivos
componentes. Assim, este relatrio est organizado da
seguinte maneira: Em 2 apresentao da mquina de
estados e dos mapas e da tabela verdade; Em 3 se tem
a esquematizao do circuito da mquina de estado;
Em 4 se tem a codificao em vhdl; Em 5 a concluso
do trabalho e 6 suas respectivas referncias.
2. A mquina de estados tabela e mapas
A mquina solicitada deve reconhecer a sequncia
011010110. Isto independentemente se a sequncia
encontram-se sobreposta ou no. Assim foi montada a
mquina de acordo com a figura 1.
Desse modo, atravs da mquina (figura 1) foi
possvel criar uma tabela, denominada Tabela
Verdade, para criao de expresses atravs de mapas
de Karnaugh. Assim, a tabela foi o incio do processo
de codificao e ela pode ser observada na figura 2.
1 Trabalho desenvolvido para a disciplina de BCC32B Elementos de Lgica Digital
1
Figura 1: Mquina de estados do Projeto B
Projeto B BCC32B Elementos de Lgica Digital
Com essa tabela criada, foi possvel a elaborao
dos mapas de Karnaugh. Estes determinaram as
expresses para elaborao do esquemtico e da
codificao vhdl. Eles podem ser verificados nas
figuras 3,4,5,6 e 7. Dentre peculiaridades, importante
ressaltar que os mapas so de cinco variveis e eles
ditam como so formadas as sadas e entradas de cada
flip flop.
2
Figura 2: Tabela verdade da mquina de
estados - 011010110
Figura 3: mapa de Karnaugh para Y0
Figura 4: mapa de Karnaugh para Y1
Figura 5: mapa de Karnaugh para Y2
Projeto B BCC32B Elementos de Lgica Digital
Assim, tendo todos os mapas para entradas de
cada flip flop, foi preciso definir a sada da mquina de
estados. Para tal, foi elaborado atravs de Z, um mapa
que pode ser analisado na figura 7.
Dessa forma, foi possvel verificar que todos
os mapas haviam sido criados e deles tiradas suas
expresses (mapas de 4 e 5 variveis). Desse modo,
tirada suas expresses atravs de mapas de tabela
verdade, o primeiro passo para criao da mquina foi
a esquematizao utilizando a ferramenta Logisim.
3. Esquematizado LOGISIM
Tendo em mos os resultados da tabela verdade,
advindos da criao de mapas de Karnaugh, foi
possvel a extrao de expresses que definem a
mquina de estados finitos. Assim, o primeiro
passo para uma codificao bem sucedida foi a
criao do esquemtico atravs da ferramenta
Logisim. Para tal foi utilizado uma esquematizao
hierrquica, na qual cada parte do circuito foi
elaborada separadamente e posteriormente
integrada no circuito principal, com suas devidas
adaptaes. As figuras de 8 a 12 relatam as
parcialidades do circuito, enquanto a figura 13
demonstra a sua respectiva totalidade.
3
Figura 6: mapa de Karnaugh para Y3
Figura 7: mapa de Karnaugh para sada Z
Figura 8: circuito parcial Y0
Projeto B BCC32B Elementos de Lgica Digital
4
Figura 9: cicuito parcial Y1
Figura 10: circuito parcial Y2
Figura 11: circuito parcial Y3
Figura 12: circuito parcial da sada Z
Projeto B BCC32B Elementos de Lgica Digital
4. A codificao VHDL
Na codificao da mquina de estados finitos foi
necessrio a criao de componentes menores, pois
como solicitado, sua codificao foi essencialemente
estrutural. Assim, aps elaborar os mapas de
Karnaugh, foi visto que havia a necessidade de criar
nove componentes para que a mquina operasse
corretamente. Dentre tais esto:
* Componentes lgicos -
and2, and3, and4, not1, or2, or3, or4, or6 ;
* Componente comportamental -
Dff flip flop do tipo D.
Desse modo, a criao do cdigo vhdl
principal da mquina de estado se tornou possvel, foi
utilizado o auxlio da ferramenta gcg para criao das
entidades como um todo. Junto isso, tem-se uma
elaborao do diagrama de ondas (ver figura 14)
resultante do teste realizado para verificao dos
resultados apresentados pelo reconhecimento
sequencial da mquina de estados.
Na pgina 6 pode ser verificado como foi
implementado a parte estrutural que se refere ao
cdigo principal da mquina de estados.
5
Figura 13: circuitos integrados, formando o circuito principal da mquina de estados que reconhece a
sequncia 011010110
Projeto B BCC32B Elementos de Lgica Digital
6
Projeto B BCC32B Elementos de Lgica Digital
O resultado da implementao pode ser
testada atravs do programa gtkwave , que de certa
forma integrado ao script gcg, o que certamente
facilitou o processo de codificao e elaborao da
mquina de estados respectiva. Assim, o diagrama
pode demonstrar como se deu o funcionamento do
reconhecimento da sequncia.
7
Figura 14: Resultado em ondas da codificao do reconhecimento sequencial da mquina de estados
Projeto B BCC32B Elementos de Lgica Digital
5. Concluso
Atravs deste projeto foi possvel aumentar a
carga de conhecimento a cerca das mquinas de
estados de Mealy. Assim, foi possvel explorar os
resultados de uma mquina de estados - seus
respectivos mapas de Karnaugh - para fazer um
esquemtico a partir das expresses assimiladas
atravs do uso do Logisim. Alm disso, foi possvel a
criao de um cdigo em vhdl. Este foi feito na
arquitetura estrutural e foi implementado com o auxlio
da ferramenta gcg. Assim, foi possvel simular seu
funcionamento e verificar sua eficcia. Tudo isso
partiu da sequncia que ela deveria identificar e de seu
esquema de estados.
6. Referncias
[1] Slides de Aula.
[2] Imagem de mquina de estados retirada do quadro de
sala de aula
8