Вы находитесь на странице: 1из 8

PONTIFICIA UNIVERSIDAD CATOLICA DEL ECUADOR

FACULTAD DE INGENIERIA

ESCUELA SISTEMAS




LABORATORIO DE ELECTROLOGIA
Y CIRCUITOS LOGICOS

ING. JOSE PUEBLA




GRUPO

Vernica Asuero
Alexander Zurita


MANUAL DE USUARIO


TEMA: Contador Descendente 9 a 0




16 DICIEMBRE 2013




GUIA DE USUARIO
CIRCUITO CONTADOR DESCENDENTE 9 A 0


El circuito creado mediante compuertas lgicas consta de varios elementos que permiten el
conteo descendente.
El circuito consta de tres partes fundamentales las cuales realizan diferentes procesos:
- Generador de la seal de reloj.
- Conteo descendente.
- Decodificacin y presentacin.

Generador de seal de reloj
Condensadores: Electroltico y cermico

Compuerta lgica 55
Led Color rojo
Potencimetro



Polarizamos el circuito integrado 555 (timer), conectando el PIN 1 al GND y al
PIN 8 en Vcc. Realizamos un puente entre los PINES 2 y 6 que irn conectados al
condensador electroltico y a GND.
El PIN 4 ser conectado directamente a Vcc para evitar el reinicio del circuito
integrado.
Conectamos el PIN 5 con el condensador cermico y a GND para controlar el
voltaje, permitiendo as que permanezca estable y constante, evitando la
variacin que puede producir la temperatura.
Del PIN 7 que da la descarga del circuito 555 se realiza una conexin hacia el
PIN 2 del potencimetro que recibe el voltaje, que ser variado por el
potencimetro mediante el PIN 3.
El PIN 3 del potencimetro es la salida de la intensidad, ser conectado hacia el
PIN 2 del circuito integrado 555.
El PIN 3 que es la salida de la seal que oscila conectamos un led rojo mediante
una resistencia de 330 Ohms, se conectar al positivo de la led y realizamos una
conexin desde el polo negativo de la led hacia GND.
Creada la seal de reloj con el circuito integrado 555, el potencimetro regula
la corriente del reloj, nos da la frecuencia para el conteo descendente del
circuito.

Conteo Descendente (Flip Flop JK)


Realizamos la conexin de los flip-flop JK que nos permitirn generar la
secuencia de los nmeros binarios.
Para producir los nmeros binarios utilizaremos los circuitos integrados 7476
flip-flop JK. Primero polarizamos los circuitos conectando el PIN 5 a Vcc y el PIN
13 a GND.
Realizamos una conexin desde la salida del timer 555 (PIN 3) hacia el PIN 1 del
circuito integrado 7476.
Conectamos mediante un puente a los pines 4 y 14 (Entrada J y Salida Q negada
respectivamente) y entre los pines 16 y 15 (Entrada K y Salida Q
respectivamente). Esta es la conexin del primer flip flop el cual genera el bit
menos significativo del cdigo binario.
Realizamos una conexin desde la salida Q (Pin 15) hacia el pin 6 entrada del
reloj para el segundo flipflop del primer 7476.
Conectamos mediante un puente a los pines 9 y 10 (Entrada J y Salida Q negada
respectivamente) y entre los pines 12 y 11 (Entrada K y Salida Q
respectivamente. Esta es la conexin del segundo flip flop.
Realizamos una conexin desde la salida Q (Pin 11) hacia el pin 1 entrada del
reloj para el segundo 7476 y realizamos las mismas conexiones indicadas
anteriormente.
Utilizamos una NAND de cuatro entradas 7413 que recibe como entradas las
salidas Q negadas de los flip flop. El estado inicial de estas cuatro entradas es
1, segn la tabla de verdad de la compuerta NAND mientras las cuatro sean 1 la
salida ser 0.
La salida de la NAND esta conectada al clear del primer y cuarto flip flop y al
preset del segundo y tercer flip flop, generando asi el cdigo 1001 que
representa a 9 en binario.
Mediante este proceso el circuito no presentara los nmeros mayores a 9.

DECODIFICADOR Y PRESENTACION
Polarizamos el decodificador 7447 de siete segmentos, conectando los pines 8 y 16 a
VCC y GD respectivamente.
Conectamos las salidas negadas de cada flip flop jk hacia el decodificador teniendo en
cuenta el orden de los bits:
o La salida Q negada del primer flip flop ser conectada al pin 7 del
decodificador.
o La salida Q negada del segundo flip flop ser conectada al pin 1 del
decodificador.
o La salida Q negada del tercer flip flop ser conectada al pin 2 del
decodificador.
o La salida Q negada del cuarto flip flop ser conectada al pin 6 del
decodificador.
Para la presentacin en binario del nmero se conectarn las salidas Q a cuatro leds
mediante resistencias.
Las salidas del decodificador 7447 las conectamos con las entradas del display nodo
comn, segn el orden de sus letras.
Polarizamos el display nodo comn conectndolo mediante dos resistencias a VCC.









ENCENDIDO DEL CIRCUITO


En la parte izquierda de la placa o protoboard se encuentran dos cables conectados solo a la
placa.
El circuito ser conectado a una fuente de 5V, en nuestro caso utilizaremos un cargador de
celular que transmita este voltaje.

Para conectar la fuente a nuestro circuito se debe conectar el cable con un extremo enrollado
como negativo al cargador y el segundo cable se introducir en la punta del cargador.
Transmitiendo as la corriente a nuestra placa.
Evitar el contacto entre los dos cables cuando se trasmite corriente, esto puede producir corto
circuito y daar algunos de los elementos de la placa.


USO DEL POTENCIOMETRO
El potencimetro regula la intensidad con que fluye la corriente en el circuito, por lo tanto este
da la frecuencia con la que el conteo desciende. El LED conectado a la salida del timer 555
permite visualizar la frecuencia a la que se transmite la corriente.
La frecuencia aumentar si giramos el potencimetro hacia la derecha, si lo giramos hasta el
mximo de este lado la frecuencia ser muy elevada (rpida), por lo tanto no se visualizar los
nmeros con facilidad simplemente se visualizar el encendido y apagado muy rpido de los
leds y el display.

Para visualizar el cambio descendiente de los nmeros se recomienda mantener al
potencimetro en una posicin media.




APAGAR EL CIRCUITO
Primero desconectar el cable positivo de la fuente (cargador de telfono), para evitar el
contacto entre los cables positivo y negativo.
Retirar el cable negativo del cargador.