DISEO DE UN CIRCUITO DECODIFICADOR DE

CONTROL REMOTO Y UN GENERADOR DE SEALES

LABORATORIO SECUENCIAL


Britto Jimnez Oscar E. --------------- Cdigo: 1.065.575.292,
Arzuzar Fuentes Jhon C. ---------- Cdigo: 77.180.535,
Jimnez Solano Erwin J. -------------- Cdigo: 1.122.809.750
Universidad de Pamplona, Facultad de Ingenieras y Arquitectura.
Dispositivos Lgicos Programables
Pamplona, Norte de Santander, Colombia
Abril 25 del 2014
Email: obritto2606@hotmail.com, Jhon-arzuzar@hotmail.com, erwin2517@hotmail.com

Resumen

En este informe encontraran una serie de prcticas, elaboradas en cdigo VHDL las cuales consisten
en disear un circuito decodificador de control remoto y un generador de seales (senoidal, cuadrada,
triangular y diente de sierra). Todos los diseos son elaborados de acuerdo a las especificaciones
dadas por el profesor.

Abstract

The report found a number of practices, developed in VHDL code which consist of designing a remote
control decoder circuit and a signal generator (sine, square, triangle and sawtooth). All designs are
made according to the specifications given by the teacher.


Palabras clave: VHDL, Codificacin, Modulacin, Amplitud, Control, Secuencia, Dato, Frecuencia,
Seales, Senoidal, Triangular, Diente de Sierra, Cuadrada, Decodificador.



1. INTRODUCION

El cdigo VHDL es inherentemente
concurrente. Los procesos, funciones y
procedimientos son las nicas secciones de
cdigo que se ejecutan secuencialmente. Sin
embargo, como un todo, cualquiera de estos
bloques es aun concurrente con cualquier otra
sentencia ubicada fuera de l.
Un aspecto importante del cdigo secuencial
es que no est limitado a la lgica
secuencial. Efectivamente, con l podemos
construir tanto circuitos secuenciales como
circuitos combinacionales. El cdigo
secuencial tambin es llamado cdigo
comportamental.
Las sentencias discutidas en esta seccin
son todas secuenciales, o sea, que son
nicamente permitidas dentro de procesos,
funciones o procedimientos. Ellas son if, wait,
case y loop.
Las variables tambin son restringidas paras
ser usadas nicamente en cdigo secuencial
(o sea, dentro de procesos, funciones o
procedimientos). As, contrario a una seal,
una variable, no puede ser nunca global, su
valor no puede ser pasado directamente.

2. OBJETIVOS

Disear un cdigo en VHDL que
simule el comportamiento de un
circuito decodificador de control
remoto.
Realizar el diseo de un circuito
generador de seales.
Aplicar los conocimientos adquiridos
en el curso de PDL.
3. DISEO

3.1. CIRCUITO DECODIFICADOR DE
CONTROL REMOTO



Existen varios protocolos de
transmisin de mandos infra-rojos
(IR). Uno de ellos se denomina
codificacin RC5 y consiste en la
modulacin del dato a transmitir en
base a la relacin del tiempo en alto y
en bajo de la seal portadora digital.
Dicha codificacin se realiza de la
siguiente forma:

Cada bit de informacin est
codificado mediante un nivel bajo
y un nivel alto: Un "0" est
codificado con un nivel bajo y alto
de duracin T respectivamente, y
un "1" est codificado con un nivel
bajo de duracin T y un nivel alto
de duracin 2T. Cada T tiene una
duracin de 600us (el reloj
principal, es decir, CLK, tiene un
periodo de 1us).




La trama de bits generada al pulsar una
tecla en el mando tiene el siguiente
formato:
Primero se transmite una cabecera, que
consiste en el llamado bit START con una
duracin
a nivel alto de 3T (1800 us);
seguidamente se transmiten 8 Bits que
contienen dato a
Transmitir iniciando con el LSB. Si por
ejemplo en IN_IR est el dato 00000101
(decimal
5), la forma de onda que se aplicar a la
entrada del circuito integrado ser:




3.1.1. CDIGO DEL CIRCUITO
DECODIFICADOR DE CONTROL REMOTO














3.1.2. VECTOR DE FORMA DEL CIRCUITO
DECODIFICADOR DE CONTROL REMOTO




3.2. DISEO DE UN GENERADOR DE
SEALES.



La entrada CLK tiene un periodo de 1ns. La
entrada Amp controlar la amplitud de la
forma de onda de salida, as:



Las seales tendrn 64 muestras. Debido a
que la salida es un vector, es necesario
habilitar la vista de seales analgicas en
Quartus.

3.2.1 CODIGO DEL GENERADOR DE
SEALES.









3.2.2. VECTOR DE FORMA DE ONDA DEL
GENERADOR DE SEALES.












4. CONCLUSIONES

El laboratorio nos permito estudiar
las diferentes aplicaciones y conocer
las herramientas que nos brinda el
software quartus al momento de
realizar las simulaciones de los
circuitos requeridos por el usuario.

Se realizaron y analizaron los
circuitos de receptor y transmisor de
datos series cumpliendo cada una
de las especificaciones pedidas por
el usuario utilizando la herramienta
de quartus para realizar cada una de
las simulaciones.

Se logr realizar satisfactoriamente
el diseo del cdigo en VHDL del
generador de seales y analizar el
comportamiento de cada seal
generada.