TEMA 5.

FAMILIAS LGICAS INTEGRADAS

5.1. Parmetros caractersticos de Ios circuitos digitaIes
5.2. TecnoIogas: BipoIar (TTL) y MOSFET (CMOS)
5.3. Comparacin de prestaciones y compatibiIidad
Introduccin
Una famiIia Igica es una coleccin de Cs que tienen caractersticas
elctricas similares en sus entradas, salidas y circuitera interna, pero
que realizan diferentes funciones lgicas.
Los chips de una misma familia lgica se pueden interconectar directamente
Los chips de familias lgicas diferentes no tienen porqu ser interconectables
Dcada de Se inventa el C y empiezan aparecer las primeras familias
Breve evoIucin histrica
los 60
y
lgicas. Aparece la famiIia TTL (transistor-transistor logic), que es
la ms popular. Aparece tambin la familia MOS, pero es mucho
ms lenta; slo es atractiva en aplicaciones de bajo consumo.
Dcada de
los 80
Avances en el diseo de los MOS hacen que aumente la
popularidad de un subtipo de estos dispositivos (CMOS,
Complementary MOS). Aparecen Cs con la misma funcionalidad
que la familia TTL, pero con mayor velocidad y menor consumo
de energa.
Actualidad Los circuitos CMOS constituyen la inmensa mayora del
mercado mundial de C
CIasificacin de famiIias Igicas
FamiIias Igicas (circuitos digitales con caractersticas y estructura fsica anlogas):
- Pasivas: - resistivas
prdida de nivel
- de diodos
- Activas: - bipolares: - diodo-transistor (DTL)
t i t t i t (TTL)
p
poco aislamiento entrada/salida
- transistor-transistor (TTL)
- resistencia-transistor (RTL)
- emisor acoplado (ECL)
elemento activo: transistores
restauran niveles (ganancia)
mejoran aislamiento
- MOSFET: - carga integrada
- CMOS
SaIida circuitos: "0 (0 V) "1 (V V V) V en un BJT V en un MOSFET
Punto de funcionamiento de Ios transistores:
SaIida circuitos: 0 (0 V) 1 (V
CC
V
DD
V) V
CE
en un BJT V
DS
en un MOSFET
Para salida "0 conduciendo con muy poca tensin entre sus terminales, estado ON
saturacin en BJT, regin de no-saturacin o lineal en MOSFET
Para salida "1 en corte (toda la tensin cae entre terminales del transistor), estado OFF ( ),
Representacin de variabIes Igicas mediante magnitudes fsicas (eIctricas)
tensin tensin
corriente
frecuencia
fase
Normalmente tensin
dealmente: valores discretos
En la prctica: dos intervalos
tolerancias, distorsin, ruido

J

En la prctica: dos intervalos
o bandas de valores
Objetivos del diseador de circuitos digitales:
- Salvo en transiciones, salida nunca en la
Es tado 1

J
1
Region
prohibida
banda prohibida
- Respuesta del circuito no ambiga
J2 Estado 2
prohibida
Lgica definida positiva: 0 - intervalo de tensiones ms bajas
1 - intervalo de tensiones ms altas
Lgica definida negativa: 0 - intervalo de tensiones ms altas g g
1 - intervalo de tensiones ms bajas
V
A
V
B
V
C
EjempIo:
C
A
B
V
A
V
B
V
C
0 V 0 V 0 V
0 V 5 V 0 V
EjempIo:
Con lgica definida positiva: AND
C l i d fi id ti OR 5 V 0 V 0 V
5 V 5 V 5 V
Con lgica definida negativa: OR
Niveles lgicos de tensin de entrada y de salida para representar los dos
5.1. Parmetros caractersticos de Ios circuitos digitaIes
- Niveles lgicos de tensin de entrada y de salida para representar los dos
valores lgicos ("0 y "1). V
Hmin
, V
Lmax
, V
OHmin
, V
OLmax
!"#$%& '()%&*+& +' !"#$%&'#()*
$' +,*('&%* -,.,(%/'*0 ,- .- !/01+2
3+- 4%'5)"6' 7&//
- Dos tensiones umbral (una para cada estado lgico): tensin de entrada a partir
de la cual la salida comienza a cambiar de estado de la cual la salida comienza a cambiar de estado.
J
0
J
CC
Ejemplo: inversor
J
I
J
T-1
J
CC
J
T-0
- Dos mrgenes de ruido (uno para cada valor lgico): variacin de tensin admisible a la
entrada de un circuito lgico sin que la salida del mismo cambie de estado, es decir, sin g q
que el circuito "detecte" un nivel lgico diferente.
V
oH min
margen de ruido para el 1 margen de ruido para el 1
J
0
J
CC
J
OHmin
Pendiente=-1
V
iH min
V
iL max
margen de ruido para el 1 margen de ruido para el 1
- Abanico de entrada (Fan-in): nmero mximo de entradas que el circuito lgico puede
V
oL max
iL max
margen de ruido para el 0
J
I
J
ILmax
J
CC
J
IHmin
J
OLmax
Pendiente=-1
Abanico de entrada (Fan in): nmero mximo de entradas que el circuito lgico puede
tener.
- Abanico de salida (Fan-out): nmero mximo de entradas de otros circuitos lgicos que Abanico de salida (Fan out): nmero mximo de entradas de otros circuitos lgicos que
la salida de una puerta puede alimentar manteniendo los niveles lgicos.
!"#$%&8 '()%&*+&8 +' !"#$%&'#()* $' +,*('&%* -,.,(%/'*0
,- .- !/01+2 3+- 4%'5)"6' 7&//
- Tiempo o retardo de propagacin: media aritmtica de los tiempos de propagacin
del cambio de estado de la entrada a la salida en los casos en que la salida pasa del
estado "1 al "0 y viceversa.
J
I
J
I
Ejemplo: inversor
J
I
J
J
CC
t
J
I
J
J
CC
t
Ejemplo: inversor J
0
J
CC
t t t t
t
J
0
J
CC
t t t t
t
t
ON
t
OFF
t
ON
t
OFF
t
ON
t
OFF
t
ON
t
OFF
- Potencia consumida: la requerida por la puerta para estar funcionando al 50%, es
decir, tanto tiempo en el estado "1 como en el "0.
Tpicamente hay que buscar un compromiso entre los valores ptimos de los Tpicamente hay que buscar un compromiso entre los valores ptimos de los
distintos parmetros. (Ejemplo: tiempo de propagacin y potencia disipada)
5.2. TecnoIogas: BipoIar (TTL) y MOSFET (CMOS)
FamiIias Igicas bipoIares
Utilizan un transistor bipolar en configuracin de emisor comn
- Proporciona ganancia - Proporciona ganancia
- Complementa una variable (etapa inversora)
- Fija la tensin de salida
Existen dos tipos en funcin de la conduccin del transistor Existen dos tipos en funcin de la conduccin del transistor
- Saturadas: RTL, DTL, TTL
- No saturadas: ECL (ms rpidas)
"1 V
CC
Inversor con transistor bipoIar
J
CC
entrada 0 salida 1
1 V
CC
"0 0
p
CC
J
0
R
C
J
0
J
CC
entrada 1 salida 0
R
B
0
Q
I
B
J
I
C
E
B
caracterstica inversora
I
B
J
I
J

J J <
transistor en corte
0 I J J
J
CC
E

J J
I
<
transistor en corte
0 , = =
C CC o
I J J
CC I
J J ~
transistor saturado
CC
C
J
I J = ~ , 0
Consumo elevado
en R
C
cuando el
transistor est
CC I
transistor saturado
C
C o
R
I J , 0
CC
CC
F C B F
R
J
R
J J
I I >

>

| |
max
transistor est
saturado
C B
R R
Inversor con transistor bipoIar
(imagen como interruptor)
v
CC v
CC
v
CC
v
CC
!
C
ON OFF
!
B
+v 0 volt
!"#$%&8 '()%&*+&8 +' !"#$%&'#()* $' +,*('&%* -,.,(%/'*0 ,- .- !/01+2 3+- 4%'5)"6' 7&//
Puerta NAND
"1 V
CC
"0 0
Lgica diodo-transistor (DTL)
Puerta NAND

J
CC
JCC
R
L

D1
D01 D02
J1
J
0

R
C

D
01
y D
02
aseguran que el
transistor est en corte
cuando una entrada es 0
D2
D
3

J
2

J
3

Q
IB
A
cuando una entrada es 0
" 0 " saturado) r (transisto ~ | = = = 0
3 2 1 o B CC
J I J J J J
Operacin NAND
todos los diodos en corte
" 1 " corte en transistor cortada BE unin ~ = =
CC o A
J J J J J o J o J

0
3 2 1
o dos de ellas o las tres (al menos un diodo conduce)
(Igica definida positiva)
o dos de ellas o las tres (al menos un diodo conduce)
Ventaja: restauracin de niveles
D t j d t i lid 0 ti d i lt Desventaja: consumo de potencia con salida 0, tiempos de propagacin altos
(interesa que el transistor est slo al borde de saturacin)
Lgica transistor-transistor (TTL)
C B E E E
J
CC

R
L

J
CC
J
0
R
C

N
N N N
P
1 2 3
J
1
J
N
Las tres uniones base-emisor del transistor muItiemisor
transistor multiemisor
J
2
J
3
Las tres uniones base emisor del transistor muItiemisor
juegan el papel de las uniones p-n de la puerta DTL
J
Operacin NAND
J
CC
R
L

J
CC
J
0
R
C

Diseando adecuadamente el circuito (R
L
y R
C
), la
unin base-colector del transistor multiemisor juega
el papel de los diodos D
01
y D
02
J
1
Q
2

Q
3

Ventaja: tiempos de propagacin menores (se han eliminado los diodos)
J
2
J
3
Ventaja: tiempos de propagacin menores (se han eliminado los diodos)
Desventaja: consumo de potencia con salida 0
Inversor TTL bsico
!"#$%& '()%&*+& +' !"#$%&'#()* !"#$%& '()%&*+& +' !"#$%&'#()*
$' +,*('&%* -,.,(%/'*0 ,- .- !/01+2
3+- 4%'5)"6' 7&//
- D
1
acta como proteccin para Q
1
- D
2
asegura que Q
4
est en corte cuando Q
2
conduce
- Q
3
, Q
4
salida totem-pole, que reduce el consumo, pues en los dos estados de
la salida siempre hay un transistor (Q
3
Q
4
) en corte.
Inversor con posibiIidad de saIida en aIta impedancia o triestado
!"#$%&8 '()%&*+&8 +' !"#$%&'#()* $' +,*('&%* -,.,(%/'*0 ,- .- !/01+2 3+- 4%'5)"6' 7&//
Existen circuitos con una entrada adicional (enable) para hacer que Q
4
y Q
5
estn en corte
simultneamente (saIida en aIta impedancia o triestado)
Puerta NAND TTL Schottky
!"#$%& '()%&*+& +' !"#$%&'#()*
$' +,*('&%* -,.,(%/'*0 ,- .- !/01+2
La mayor parte de los circuitos TTL utilizados actualmente son TTL Schottky
. 1
3+- 4%'5)"6' 7&//
La mayor parte de los circuitos TTL utilizados actualmente son TTL Schottky.
Proporcionan tiempos de conmutacin muy rpidos (retardos pequeos) mediante la
introduccin de diodos Schottky, que evitan que los transistores (Schottky) entren en
saturacin saturacin.
EvoIucin de Ias famiIias TTL
!"#$%$" &"'"()*'+,)$(",
-. Es la mas antigua, fue introducida en 1963
-./
-.0
High Speed TTL
Low Power TTL
Tienen la misma estructura pero cambian los valores de las resistencias
l d ll d l h k d l n l f l h El desarrollo de los transistores Schottky y su introduccin en los anos 70 en la familia TTL hizo
obsoletas las familias 7+, 7+H, 7+L
-.1 Schottky TTL
Es la primera familia que utiliza transistores Schottky Es la primera familia que utiliza transistores Schottky
Nejora mucho la velocidad de la serie 7+ pero con mucho mas consumo.
-.01 Low power Schottky TTL
Es la TTL mas utilizada y la menos costosa
!guala la velocidad de la serie 7+ TTL pero consume una quinta parte !guala la velocidad de la serie 7+ TTL pero consume una quinta parte.
-.21 Advanced Shottky TTL
Ofrece el doble de velocidad que la 7+S con la mitad de consumo
-.201 Advanced Low Power Schottky TTL -.201 Advanced Low Power Schottky TTL
Ofrece velocidades y consumos mejores que la LS.
Rivaliza con la LS
-.! Fast TTL
Posicionada entre la AS y la ALS
FamiIias Igicas MOSFET
Utilizan transistores MOSFET
- Proporciona ganancia p g
- Complementa una variable (etapa inversora)
Fij l t i d lid - Fija la tensin de salida
Tipos:
- Lgica de carga integrada
- Lgica de simetra complementaria (CMOS)
J
0
J
Inversor CMOS
MOSFET - CMOS
"1 V
SS
"0 0
J
SS
0 0

J
SS

Q
P

J
0

J
I
J
I
J
TN
J
SS
J
SS
-,J
TP
,
J
I
Q
N

TP SS I TP SS I TP GS
TN I TN GS
J J J J J J J J
J J J J
< < < <
> > >
0
0
TP SS TN
J J J <
Q
N
conduce para
Q
P
conduce para
Se disea con
!
"
#
$
#
%
!
&
"
TP SS I TP SS I TP GS
No hay
consumo en
0J
I
J
TN
Cortado Conduce J
SS
0
J
TN
J
I
J
SS
-,J
TP
, Conduce Conduce intermedia =0
consumo en
ninguno de los
dos estados
de la salida
J
SS
-,J
TP
,J
I
J
SS
Conduce Cortado 0 0
(sIo en Ias
transiciones)
Inversor CMOS
(imagen como interruptores)
Puerta NAND Puerta NOR
"1 V
DD
"0 0
Se unen pares CMOS con
ramas en serie/paraIeIo para
hacer diversas operaciones.
J
DD
J
DD
p
Cada par CMOS una entrada
'
Q
P1
Q
N2
Q
P2
Q
P1
Q
P2
(
)
Q
N2
Q
N1
'
( )
Q
N2
Q
N1
(
Q
N1 ( )
" 0 " ~ = = 0 S J Y X
DD
conducen los dos transistores canal N
cortados los dos transistores canal P
" 1 " ~ = =
DD
J S Y X 0
cortados los dos transistores canal N
conducen los dos transistores canal P cortados los dos transistores canal P
rama superior cortada, rama inferior conduce
" 1 " ~ = =
DD
J S Y o X 0 0
o ambas
conducen los dos transistores canal P
rama superior conduce, rama inferior cortada
" 0 " ~ = = 0 S J Y o J X
DD DD
o ambas o ambas
rama superior conduce, rama inferior cortada
o ambas
rama superior cortada, rama inferior conduce
Puerta NAND de dos entradas
(imagen como interruptores)
Puerta NAND de ms de dos entradas Puerta NAND de ms de dos entradas
El diseo es escalable, de tal modo que aadir una entrada ms implica
incluir dos nuevos transistores
Puerta AND de dos entradas Puerta AND de dos entradas
Es el resultado de aadir a la salida de una puerta NAND de dos
entradas un mdulo inversor
Puerta NOR de dos entradas
Al igual que con las NAND tenemos 2n transistores para n entradas
EvoIucin de Ias famiIias CMOS
!"#$%$" &"'"()*'+,)$(",
.333 Es la mas antigua, ha sido sustituida por el resto de familias. Eran lentas,
pero presentaban un bajo consumo frente a las TTL de la poca. Se
t b l l TTL conectaban mal con las TTL
/&
/&4
High Speed CNOS
High Speed CNOS, TTL Compatible
Tienen mayor velocidad y mejor capacidad de consumo y de suministro
de corriente que la +000
5/&
5/&4
very High Speed CNOS
very High Speed CNOS TTL Compatible 5/&4 very High Speed CNOS, TTL Compatible
Son el doble de rapidas que las HC y HCT, siendo compatibles
elctricamente.
05
05&
205&
Low voltage
Low voltage CNOS
Advanced low voltage CNOS
Familias con menores tensiones de alimentacin (3.3 v)
Nenor consumo, mayor velocidad
2&
2/&
Advanced CNOS
Advanced High Speed CNOS 2/& Advanced High Speed CNOS
5.3. Comparacin de prestaciones y compatibiIidad
Tensiones de aIimentacin de Ios circuitos
TTL => 5v
CNOS => 5v, 3.3v y 2.7v
!"#$%& '()%&*+& +' !"#$%&'#()*
$' +,*('&%* -,.,(%/'*0 ,- .- !/01+2 . 1
3+- 4%'5)"6' 7&//
NiveIes Igicos de tensin
+5 V CMOS
!"#$%& '()%&*+& +' !"#$%&'#()* $' +,*('&%* -,.,(%/'*0 ,- .- !/01+2 3+- 4%'5)"6' 7&//
+3.3 V CMOS
!"#$%& '()%&*+& +' !"#$%&'#()* $' +,*('&%* -,.,(%/'*0 ,- .- !/01+2 3+- 4%'5)"6' 7&//
TTL
! #
$%&'()(
#
*+,-(./
0(12)(
#
3+,-(./ ! #
4 156278
4 156278
9 #
#
*+,-2%/
#
3+,-2%/
9:; #
<:= #
< #
>8 ?@'-2&2)8
< 156278
#
*A,-(./
#
>8 ?@'-2&2)8
< 156278
#
3A,-(./
#
<:;
#
< #
#
*A,-2%/
< 156278
#
3A,-2%/
#
< #
Inmunidad aI ruido. Mrgenes de ruido
Senal real que incluye una
componente de ruido
v
H
v
H
componente de ruido
v
!Hmin
Picos de ruido fuera de los
i
Respuesta a un
i d id
limites permitidos
pico de ruido
excesivo en la
entrada
v
L
v
L
v
!L max
Senal real que incluye una
componente de ruido
!"#$%& '()%&*+& +' !"#$%&'#()* $' +,*('&%* -,.,(%/'*0 ,- .- !/01+2 3+- 4%'5)"6' 7&//
+5 V CMOS
v
NH
= v
OH(min)
- v
!H(min)
Mrgenes de ruido
v
NL
= v
!L(max)
- v
OL(max)
Mrgenes de ruido
Entrada
Salida
v
Entrada
Salida
v
5v.
1 lgico
v
!H(max)
v
!H( i )
1 lgico
v
OH(max)
v
OH(min)
5v.
+.+v.
vNH
5v.
1 lgico
v
!H(max)
v
!H( i )
1 lgico
v
OH(max)
v
OH(min)
5v.
+.+v.
vNH
3.5v.
No
v
!H(min)
No
3.5v.
No
v
!H(min)
No
1.5v.
permitido
v
!L(max)
No
permitido
1.5v.
permitido
v
!L(max)
No
permitido
0v
0 lgico
v
!L(min)
0 lgico
v
OL(max)
v
OL(min)
0.33v
0v.
vNL
0v
0 lgico
v
!L(min)
0 lgico
v
OL(max)
v
OL(min)
0.33v
0v.
vNL
.
( )
OL(min)
.
( )
OL(min)
Abanico de saIida (Fan-out)
!"#$%& '()%&*+& +' !"#$%&'#()*
$' +,*('&%* -,.,(%/'*0 ,- .- !/01+2
3+ 4%'5)"6' 7&//
V
OH
3+- 4%'5)"6' 7&//
TTL - Limitado por el consumo de corriente de las puertas conectadas a la salida
!"#$%& '()%&*+& +' !"#$%&'#()*
$' +,*('&%* -,.,(%/'*0 ,- .- !/01+2
3+- 4%'5)"6' 7&//
CMOS - Limitado por los retardos producidos por las capacidades de
t d d l t t d l lid entrada de las puertas conectadas a la salida
Potencia consumida
La disipacin de potencia en un circuito TTL es esencialmente constante dentro de su
rango de frecuencias de operacin.
En CMOS la disipacin de potencia depende de la frecuencia. En condiciones estticas
es extremadamente baja y aumenta cuando crece la frecuencia.
Los circuitos CMOS presentan baja disipacin esttica Los circuitos CMOS presentan baja disipacin esttica
y una significativa disipacin dinmica
Potencia
TTL
Potencia
TTL
0 f
En los circuitos CMOS actuales, la mayor parte del consumo de potencia se
produce en las transiciones entre estados. A mayor velocidad (mayor nmero de
cambios por unidad de tiempo), mayor consumo.
Cuando en una aplicacin hay que optimizar tanto el retardo de propagacin como
Potencia consumida x tiempo de propagacin
p y q p p p g
el consumo de potencia, el producto velocidad x potencia es un buen parmetro
para la comparacin entre circuitos lgicos. Se mide en pJ.
(CMOS)
!"#$%& '()%&*+& +' !"#$%&'#()* $' +,*('&%* -,.,(%/'*0 ,- .- !/01+2 3+- 4%'5)"6' 7&//
Comparacin de prestaciones TTL-CMOS
nicialmente, los dispositivos TTL eran superiores a los CMOS en velocidad (menor tiempo de
!"#$%& '()%&*+& +' !"#$%&'#()* $' +,*('&%* -,.,(%/'*0 ,- .- !/01+2 3+- 4%'5)"6' 7&//
retardo) y capacidad de corriente de salida. Actualmente, estas ventajas se han reducido hasta
el punto de que los circuitos CMOS son iguales o superiores en muchas reas, y son la
tecnologa dominante en circuitos integrados, aunque los circuitos TTL todava estn en uso.
Existe una familia de circuitos BiCMOS que combina la lgica CMOS con la circuitera de Existe una familia de circuitos, BiCMOS, que combina la lgica CMOS con la circuitera de
salida TTL, para intentar conjuntar las ventajas de ambas tecnologas.
Cs de diferentes tecnologas pueden interconectarse si son
CompatibiIidad entre famiIias Igicas
Cs de diferentes tecnologas pueden interconectarse si son
compatibles en tensin e intensidad.
driver carga
v
OHmin
(driver) > v
!Hmin
(carga)
v (driver) < v (carga) v
OLmax
(driver) < v
!Lmax
(carga)
Ejemplo: +3.3 V CMOS (driver)
con TTL (carga) ( g )