Prof.

Vanderlei
1. Se um latch S-R tem um nvel 1 na entrada S e um nvel 0 na entrada R e em seguida a entrada S passa para o nvel 0, o
latch estar no estado:
(a) set (b) reset (c) invlido (d) clear
2. O estado invlido de um latch S-R ocorre quando:
(a) S = 1, R = 0 (b) S = 0, R = 1 (c) S = 1, R = 1 (d) S = 0, R = 0
3. Para um latch D controlado, a sada Q sempre igual a entrada D:
(a) antes do pulso de habilitao
(b) durante o pulso de habilitao
(c) imediatamente aps o pulso de habilitao
(d) as respostas (b) e (c) esto corretas
4. Assim como o latch, o flip-flop pertence a uma categoria de circuitos lgicos conhecida como
(a) multivibradores monoestveis
(b) multivibradores biestveis
(c) multivibradores astveis
(d) monoestveis
5. A finalidade da entrada de clock num flip-flop
(a) resetar o dispositivo
(b) setar o dispositivo
(c) sempre provocar uma mudana de estado na sada
(d) fazer com que a sada assuma o estado que depende das entradas de controle (S-R, J-K ou D).
6. Para um flip-flop D disparado por borda,
(a) uma mudana de estado de um flip-flop pode ocorrer apenas na borda de um pulso de clock
(b) o estado para o qual um flip-flop comuta depende da entrada D
(c) a sada segue a entrada para cada pulso de clock
(d) todas as alternativas anteriores esto corretas
7. Uma caracterstica que distingue o flip-flop J-K do flip-flop S-R
(a) a condio toggle
(b) a entrada preset
(c) o tipo de clock
(d) a entrada clear
8. Um flip-flop est na condio toggle quando
(a) J = 1, K = 0
(b) J = 1, K = 1
(c) J = 0, K = 0
(d) J = 0, K = 1



Centro Tecnolgico de Eletroeletrnica Csar Rodrigues

Exerccios de Fixao Digital 2
9. Um flip-flop J-K com J = 1 e K = 1 tem uma entrada de clock de 10 kHz. A sada Q
(a) constantemente nvel ALTO
(b) constantemente nvel BAIXO
(c) uma onda quadrada de 10 kHz
(d) uma onda quadrada de 5 kHz
10. Se as formas de onda vistas na Figura 768 so aplicadas no latch com entradas ativas em nvel BAIXO, desenhe a
forma de onda da sada Q resultante em relao s entradas. Considere a sada Q iniciando em nvel BAIXO.

11. Resolva o Problema 1 para as formas de onda dadas na Figura 769 aplicadas num latch S-R com entradas ativas em
nvel ALTO.



12. A Figura 775 mostra dois flip-flops S-R disparados por borda. Se as entradas so como mostra a figura, desenhe a
sada Q de cada flip-flop em relao ao clock e explique a diferena entre os dois. Os flip-flops esto inicialmente
resetados.

13. A sada Q de um flip-flop J-K disparado por borda mostrada em relao ao sinal de clock na Figura abaixo.
Determine as formas de onda de entrada nas entradas J e K que so necessrias para produzir essa sada se o flip-flop do
tipo disparado por borda positiva.
ck

J

K

Q






14. Desenhe a sada Q em relao ao clock para um flip-flop D com as entradas conforme mostra a Figura abaixo.
Considere a entrada de clock ativa na borda de subida e a sada Q inicialmente em nvel BAIXO.

ck

D

Q

15. Para um flip-flop J-K disparado por borda positiva com entradas conforme mostra a Figura abaixo, determine a sada
Q em relao ao clock. Considere que a sada Q comea em nvel BAIXO.


16. Para um flip-flop J-K disparado por borda negativa com as entradas dadas na Figura abaixo, desenvolva a forma de
onda da sada Q em relao ao clock. Considere a sada Q inicialmente em nvel BAIXO.

17. Na figura abaixo, faa as formas de onda nas sada Q e Q( barra).
















18. Os seguintes dados em srie so aplicados ao flip-flop atravs das portas AND como indicado na Figura abaixo.
Determine os dados em srie resultantes que aparecem na sada Q. Existe um pulso de clock para cada tempo de bit.
Considere a sada Q inicialmente em 0 e que CLEAR e PRESET e estejam em nvel ALTO. Os bits mais direita so
aplicados primeiro.

19. Um flip-flop D conectado como mostra a Figura abaixo. Determine a sada Q em relao ao clock. Qual a funo
especfica que esse dispositivo realiza e faa a o grfico de tempo da sada Q?